[发明专利]半导体结构及其形成方法

说明书

本公开实施例提供一种半导体结构及其形成方法。半导体结构包括第一主动区、栅极结构、栅极切断特征与通道隔离特征。第一主动区位于基底上并沿着第一方向延伸。栅极结构位于第一主动区上并沿着第二方向延伸。第二方向垂直于第一方向。栅极切断特征邻接于栅极结构的一端。通道隔离特征沿着第二方向延伸并位于第一与第二主动区之间。栅极结构包括直接接触于栅极切断特征的金属电极。通道隔离特征包括在沿第二方向延伸的侧壁上的衬垫以及在侧壁之间的介电填充层。栅极切断特征邻接通道隔离特征的一端，以及介电填充层是直接接触于栅极切断特征。

技术领域

本公开涉及一种半导体结构，且特别涉及一种具有环绕式栅极晶体管的半导体结构。

背景技术

集成电路形成在半导体基底上，并且包括各种元件，例如晶体管、二极管和/或电阻器，其被配置并一起并连接到功能电路。特别地，集成电路还包括场效晶体管(FET)，例如金属氧化物半导体场效晶体管(MOSFET)或互补式MOSFET，其中每一场效晶体管包括栅极电极，以控制相对应的FET的主动区。当通过各种技术世代按比例缩小半导体元件(例如MOSFET)时，会采用高介电常数的介电材料和金属来形成金属栅极结构。然而，在形成用于n型MOS(nMOS)晶体管和p型MOS(pMOS)晶体管的金属栅极结构的方法中，当为此目的而整合制程和材料时会出现各种问题。例如，当通过栅极替换来形成金属栅极时，由于栅极介电层也形成在侧壁上，因此线端(line-end)制程的窗口不足，会留下较少的开口，无法填充金属或金属合金来形成栅极电极。此外，已经形成金属栅极结构之后，在形成用于环绕式栅极(gate-all-around，GAA)FET的通道隔离沟槽时，去除金属栅极电极、栅极介电层和通道构件(channel members)可能需要延长刻蚀的时间，从而损坏元件性能并降低产量。因此，希望具有一种新的元件结构及其制造方法以解决上述问题。

发明内容

本公开实施例提供一种半导体结构。半导体结构包括一第一主动区、一栅极结构、一栅极切断特征与一通道隔离特征。第一主动区位于一基底上并沿着一第一方向延伸。栅极结构位于第一主动区上并沿着一第二方向延伸，其中第二方向垂直于第一方向。栅极切断特征邻接于栅极结构的一端。通道隔离特征沿着第二方向延伸并位于第一主动区与一第二主动区之间。栅极结构包括直接接触于栅极切断特征的一金属电极。通道隔离特征包括在沿第二方向延伸的侧壁上的一衬垫以及在侧壁之间的一介电填充层。栅极切断特征邻接通道隔离特征的一端，以及介电填充层是直接接触于栅极切断特征。

再者，本公开实施例提供一种半导体结构。半导体结构包括一第一主动区、一第一栅极结构、一栅极切断特征与一通道隔离特征。第一主动区位于一基底上并沿着一第一方向延伸。第一栅极结构位于第一主动区上并沿着一第二方向延伸，其中第二方向垂直于第一方向。栅极切断特征邻接于第一栅极结构的一端。通道隔离特征沿着第二方向延伸并位于一第二栅极结构与一第三栅极结构之间。通道隔离特征设置在第一主动区和沿着第一方向延伸的一第二主动区之间。第二栅极结构和第三栅极结构包括一栅极介电层。通道隔离特征包括位于侧壁上的一衬垫和被侧壁包围的一介电填充层。通道隔离特征的衬垫是直接接触于第二和第三栅极结构的栅极介电层。

再者，本公开实施例提供一种形成半导体结构的方法。方法包括：提供一半导体结构，其中半导体结构包括一第一主动区和在第一主动区上方的多个伪栅极结构；形成一通道隔离特征，以将第一主动区分成一第一区段和一第二区段；在形成通道隔离特征之后，去除伪栅极结构；图样化第一主动区，以形成多个通道构件；在半导体结构上形成多个栅极结构，以围绕通道构件；蚀刻栅极结构，以形成一栅极切断开口；以及在栅极切断开口中沉积一介电材料，以形成一栅极切断特征。

附图说明

图1是显示根据本公开一些实施例所述的制造具有多鳍结构的半导体结构的方法的流程图。

图2a、图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a与图11a是显示根据本公开一些实施例所述的半导体结构在各个制造阶段的上视图。