[发明专利]降低高压互连影响的横向器件及制备方法

权利要求书

1.一种降低高压互连影响的横向器件，其特征在于包括非高压互连区结构和高压互连区结构；

非高压互连区结构包括第二型掺杂杂质衬底（7）、在第二型掺杂杂质衬底（7）上形成的绝缘埋层（6），在绝缘埋层（6）上形成的第一型掺杂杂质漂移区（5），在第一型掺杂杂质漂移区（5）左侧通过离子注入形成第二型掺杂杂质阱区（3），置于第二型掺杂杂质阱区（3）内部表面重掺杂的第一型掺杂杂质接触区（1）及第一型掺杂杂质接触区（1）相邻的第二型掺杂杂质接触区（2），在第一型掺杂杂质漂移区（5）的右侧通过离子注入形成的第一型掺杂杂质阱区（4），置于第一型掺杂杂质阱区（4）内部表面重掺杂的第一型掺杂杂质接触区（1），置于第一型掺杂杂质漂移区（5）表面通过离子注入形成轻掺杂第二型掺杂杂质顶层结构（8），轻掺杂第二型掺杂杂质顶层结构（8）表面的硅局部氧化隔离氧化层（11），栅氧化层（10）置于硅局部氧化隔离氧化层（11）左侧的半导体器件表面，栅氧化层（10）覆盖第二型掺杂杂质阱区（3）右侧表面，并覆盖部分置于第二型掺杂杂质阱区（3）内部表面重掺杂的第一型掺杂杂质接触区（1）及第一型掺杂杂质漂移区（5）表面，栅电极（12）置于栅氧化层（10）之上并覆盖部分硅局部氧化隔离氧化层（11），源电极（13）置于第二型掺杂杂质阱区（3）中的第一型掺杂杂质接触区（1）和第二型掺杂杂质接触区（2）表面的上方，并将第一型掺杂杂质接触区（1）和第二型掺杂杂质接触区（2）短接，漏电极（14）位于第一型掺杂杂质阱区（4）内的第一型掺杂杂质接触区（1）的表面；硅局部氧化隔离氧化层（11）的右侧被第一型掺杂杂质阱区（4）包围；

高压互连区结构包括第二型掺杂杂质衬底（7）、在第二型掺杂杂质衬底（7）上形成的绝缘埋层（6），在绝缘埋层（6）上形成的第一型掺杂杂质漂移区（5），在第一型掺杂杂质漂移区（5）左侧通过离子注入形成第二型掺杂杂质阱区（3），置于第二型掺杂杂质阱区（3）内部表面的第二型掺杂杂质接触区（2），在第一型掺杂杂质漂移区（5）的右侧通过离子注入形成的第一型掺杂杂质阱区（4），置于第一型掺杂杂质阱区（4）内部表面重掺杂的第一型掺杂杂质接触区（1），置于第一型掺杂杂质漂移区（5）表面通过离子注入形成轻掺杂第二型掺杂杂质顶层结构（8）以及重掺杂第二型掺杂杂质顶层结构（9），重掺杂第二型掺杂杂质顶层结构（9）位于轻掺杂第二型掺杂杂质顶层结构（8）上方，硅局部氧化隔离氧化层（11）位于重掺杂第二型掺杂杂质顶层结构（9）上方，栅氧化层（10）置于半导体器件表面，栅氧化层（10）覆盖第二型掺杂杂质阱区（3）右侧表面，并覆盖部分第二型掺杂杂质接触区（2）及第一型掺杂杂质漂移区（5）表面，栅电极（12）置于栅氧化层（10）之上并覆盖部分硅局部氧化隔离氧化层（11），源电极（13）置于第二型掺杂杂质阱区（3）中的第二型掺杂杂质接触区（2）表面的上方，漏电极（14）位于第一型掺杂杂质阱区（4）内的第一型掺杂杂质接触区（1）的表面，并且跨过器件表面；硅局部氧化隔离氧化层（11）的右侧被第一型掺杂杂质阱区（4）包围。

2.根据权利要求1所述的一种降低高压互连影响的横向器件，其特征在于：通过改变高压互连区的掩模版开口大小，使重掺杂第二型掺杂杂质顶层结构（9）的长度小于轻掺杂第二型掺杂杂质顶层结构（8）的长度。

3.根据权利要求1所述的一种降低高压互连影响的横向器件，其特征在于：通过改变高压互连区的掩模版开口，使重掺杂第二型掺杂杂质顶层结构（9）成为被轻掺杂第二型掺杂杂质顶层结构（8）分隔开的若干小段。

4.根据权利要求1所述的一种降低高压互连影响的横向器件，其特征在于：非高压互连区和高压互连区内的第一型掺杂杂质阱区（4）内的第一型掺杂杂质接触区（1）替换成第二型掺杂杂质接触区（2），横向器件为横向绝缘栅双极性晶体管。

5.根据权利要求1所述的一种降低高压互连影响的横向器件，其特征在于：绝缘埋层（6）的材料为二氧化硅、或高K材料。

6.权利要求1至5任意一项所述横向器件的制备方法，其特征在于包括以下工艺步骤：

第一步：在第二型掺杂杂质衬底（7）上形成绝缘埋层（6）和第一型掺杂杂质漂移区（5）；

第二布：通过离子注入形成第二型掺杂杂质阱区（3）和第一型掺杂杂质阱区（4）；

第三步：通过离子注入形成轻掺杂第二型掺杂杂质顶层结构（8）；

第四步：通过使用掩模版，在高压互连区通过离子注入，形成高压互连区的重掺杂第二型掺杂杂质顶层结构（9）；

第五步：生成栅氧化层（10）及形成栅电极（12）；

第六步：离子注入形成第一型掺杂杂质接触区（1）和第二型掺杂杂质接触区（2）；

第七步：刻孔，淀积金属，刻蚀，形成源电极（13）和漏电极（14）。