[发明专利]降低高压互连影响的横向器件及制备方法

说明书

本发明提供一种降低高压互连影响的横向器件及制备方法，包括第二型掺杂杂质半导体衬底、第一型掺杂杂质漂移区、第二型掺杂杂质阱区、第二型掺杂杂质接触区、第一型掺杂杂质接触区、第一型掺杂杂质阱区、第二型掺杂杂质顶层结构、栅氧化层、埋氧化层、硅局部氧化隔离氧化层、栅电极、源电极和漏电极，在所述器件的高压互连区设置高浓度掺杂的第二型掺杂杂质顶层结构。本发明提供的横向器件可以降低高压互连线对器件表面电场分布的影响，以此来提高器件的击穿电压。

技术领域

本发明属于半导体功率器件领域，具体涉及一种降低高压互连影响的横向器件及其制备方法。

背景技术

随着功率半导体器件在电力设备和控制电路等领域取得了巨大的发展，未来对功率半导体器件的需求会越来越大。功率集成电路的优点就是高、低压器件单片集成，但是也对电路设计带来了严峻的挑战。

目前器件设计的样式大部分为跑道型，主要分为两部分区域：高压互连区和非高压互连区，其中高压互连区指的是高压互连线(High Voltage Interconnection，简称HVI)下方的区域结构。当高压互连线跨过横向双扩散金属氧化物半导体场效应管LDMOS(Lateral Double-Diffused MOSFET)等高压器件的漂移区时，会导致在电场线在器件表面的某个地方过于集中，从而使器件提前发生击穿。随着功率半导体器件在不同电路中的应用，LDMOS 器件的耐压值不同，导致引出的高压互连线的电压等级也不断增大，对器件耐压的影响也越来越大。因此研究一种降低高压互连影响的制造方法具有重大的意义。

发明内容

本发明针对在高压互连电路中，高压互连线跨过横向器件表面时，导致电场线在器件局部区域过于集中，在器件表面产生感应电荷，使漂移区难以完全耗尽，造成器件提前发生击穿的问题，提供一种降低高压互连影响的横向器件。本发明通过增加高压互连区第二型掺杂杂质顶层结构的浓度，增强了顶层结构辅助耗尽漂移区的能力，提高了器件的击穿电压。

为实现上述发明目的，本发明技术方案如下：

一种降低高压互连影响的横向器件，包括非高压互连区结构和高压互连区结构；

非高压互连区结构包括第二型掺杂杂质衬底7、在第二型掺杂杂质衬底7上形成的绝缘埋层6，在绝缘埋层6上形成的第一型掺杂杂质漂移区5，在第一型掺杂杂质漂移区5左侧通过离子注入形成第二型掺杂杂质阱区3，置于第二型掺杂杂质阱区3内部表面重掺杂的第一型掺杂杂质接触区1及第一型掺杂杂质接触区1相邻的第二型掺杂杂质接触区2，在第一型掺杂杂质漂移区5的右侧通过离子注入形成的第一型掺杂杂质阱区4，置于第一型掺杂杂质阱区4内部表面重掺杂的第一型掺杂杂质接触区1，置于第一型掺杂杂质漂移区5表面通过离子注入形成轻掺杂第二型掺杂杂质顶层结构8，轻掺杂第二型掺杂杂质顶层结构8表面的硅局部氧化隔离氧化层氧化层11，栅氧化层10置于硅局部氧化隔离氧化层氧化层11左侧的半导体器件表面，栅氧化层10覆盖第二型掺杂杂质阱区3右侧表面，并覆盖部分第一型掺杂杂质接触区1及第一型掺杂杂质漂移区5表面，栅电极12置于栅氧化层10之上并覆盖部分硅局部氧化隔离氧化层氧化层11，源电极13置于第二型掺杂杂质阱区3中的第一型掺杂杂质接触区1和第二型掺杂杂质接触区2表面的上方，并将第一型掺杂杂质接触区1和第二型掺杂杂质接触区2短接，漏电极14位于第一型掺杂杂质阱区4内的第一型掺杂杂质接触区1 的表面；硅局部氧化隔离氧化层11的右侧被第一型掺杂杂质阱区4包围；