[发明专利]带有SGT结构MOS器件的多晶硅栅刻蚀方法

说明书

本申请涉及半导体集成电路制造技术领域，具体涉及一种带有SGT结构MOS器件的多晶硅栅刻蚀方法器件多晶硅栅的刻蚀方法。带有SGT结构MOS器件的多晶硅栅刻蚀方法，至少包括以下步骤：提供沉淀有多晶硅层的器件；将所述器件置入刻蚀系统中；提供六氟化硫气体作为刻蚀气体，在所述刻蚀系统中射频放电的作用下，所述刻蚀气体形成等离子体束；通过所述等离子体束对所述器件的多晶硅层进行无偏压射频溅射，各向同性刻蚀形成多晶硅栅。所述刻蚀气体包括括氧气和六氟化硫气体的混合气体，所述刻蚀气体中氧气和六氟化硫气体的质量比为：3:30。本申请可以解决相关技术中多晶硅栅底部刻蚀不均匀形成“V”形结构的问题。

技术领域

本申请涉及半导体集成电路制造技术领域，具体涉及一种带有SGT(Shield GateTrench，屏蔽栅极沟槽)结构MOS(Metal Oxide Semiconductor，金属氧化物半导体)器件的多晶硅栅刻蚀方法器件多晶硅栅的刻蚀方法。

背景技术

在相关技术中，带有SGT结构MOS器件的制作方法是先通过刻蚀形成图1a所示的沟槽110A，再通过化学气相沉淀形成图1b所示的屏蔽电极介质层120A，该屏蔽电极介质层120A覆盖在沟槽110A的表面，随后再淀积多晶硅形成图1c所示的多晶硅层130A，该多晶硅层130A填充在沟槽110A中，最后通过刻蚀，形成多晶硅栅。

由于所形成的沟槽110A较直，因此淀积多晶硅后，在沟槽110A中的多晶硅层130A容易出现如图2和图3所示的缝隙150A，图3中所示的缝隙位于沟槽110A上半部中间位置处的多晶硅层130A中。从而在进行相关技术中的多晶硅栅刻蚀步骤时，缝隙150A位置处的刻蚀速率较快，多指多晶硅栅底部不平，会在出现如图1d和图4所示的“V”形凹陷结构140A，进而导致器件栅源的漏电，影响产品良率。

发明内容

本申请提供了一种带有SGT结构MOS器件的多晶硅栅刻蚀方法，可以解决相关技术中多晶硅栅底部刻蚀不均匀形成“V”形结构的问题。

本申请提供一种带有SGT结构MOS器件的多晶硅栅刻蚀方法，至少包括以下步骤：

提供沉淀有多晶硅层的器件；

将所述器件置入刻蚀系统中；

提供六氟化硫气体作为刻蚀气体，在所述刻蚀系统中射频放电的作用下，所述刻蚀气体形成等离子体束；所述刻蚀气体包括括氧气和六氟化硫气体的混合气体，所述刻蚀气体中氧气和六氟化硫气体的质量比为：3:30；

通过所述等离子体束对所述器件的多晶硅层进行各向同性刻蚀形成多晶硅栅。

可选地，所述氧气用于去除含硫反应生成物。

可选地，所述提供沉淀有多晶硅层的器件的步骤，包括：

提供硅衬底；

刻蚀所述硅衬底形成屏蔽沟槽；

通过化学气沉淀形成屏蔽电极介质层，所述屏蔽电极介质层覆盖在所述屏蔽沟槽的内壁上；

淀积多晶硅形成多晶硅层，所述屏蔽沟槽内填充有所述多晶硅层。

可选地，在提供六氟化硫气体作为刻蚀气体时，使得所述刻蚀系统的工作环境包括：

使得所述刻蚀系统中的反应气压为：8～12mTorr。

可选地，在提供六氟化硫气体作为刻蚀气体时，使得所述刻蚀系统的工作环境包括：

使得所述刻蚀系统中的反应温度为：50～80℃。

可选地，在提供六氟化硫气体作为刻蚀气体时，使得所述刻蚀系统的工作环境包括：

使得所述刻蚀系统中的射频功率为为：300～500W。