[发明专利]一种NOR Flash的擦除方法

说明书

一种NOR Flash的擦除方法，包括以下步骤：步骤S1、获取擦除指令；步骤S2、判断所获取的擦除指令是否为整个芯片擦除指令，若是，则进入步骤S3；若否，则判断所获取的擦除指令是否为上电后第一次擦除指令，若否，则进入步骤S3，若是，则刷新整个芯片，然后进入步骤S3；步骤S3、再次判断所获取的擦除指令是否为整个芯片擦除指令，若是，则对芯片的所有存储单元执行擦除操作；若否，则刷新芯片所选中的块；本发明提出的NOR Flash的擦除方法设计新颖，实用性强。

技术领域

本发明涉及存储器领域，尤其涉及一种NOR Flash的擦除方法。

背景技术

NOR Flash是一种以“块”为单位的非易失存储器。早先的非易失存储器块与块之间是相互独立不受干扰的，但随着工艺的进步和对芯片面积等要求，块与块之间共用位线（BL）和衬底（Sub），储存单元块的分布图如图1所示。当对选中的块进行写入或擦除操作时，在字线（WL）上施加高电压（写入加正高压，擦除加负高压），选中的块和未选中的块的BL都打开，由于漏电影响，未选中的块会受到不同程度的干扰，如果长时间只对选中的块操作而不对未选中的块操作，或者擦除操作时意外掉电，会导致该干扰不可逆，从而影响芯片的可靠性。

由于NOR Flash写入操作只能在已擦除的储存单元块内进行，在写操作之前必须先执行擦除操作，所以只要在每次擦除操作中修复该干扰即可。如图2所示，图2示出了现有NOR Flash的储存单元块的擦除操作流程图，传统的预防干扰的方法是在擦除状态流程中加入了刷新状态，图3为刷新前未选中的块的存储单元的电压分布的示意图；图4为刷新后未选中的块的存储单元的电压分布的示意图。刷新前，由于漏电等干扰，未选中的块WL（字线）电压分布可能在任何值，从而无法确定未选中的块的存储单元处于被擦除（逻辑1）还是被写入（逻辑0）状态。刷新后，被擦除的存储单元和被写入的存储单元能够被区分开。

然而，目前只有刷新选中的块来防止或者减少擦除操作所产生干扰，但在芯片测试过程中发现，在擦除过程中遇到掉电问题而无法完成一个完整的擦除操作时，若该掉电发生在刷新选中的块之前，那么存储单元势必会受到干扰而没有被修复，反复掉电会使受到干扰的存储单元无法修复，从而影响NOR Flash的可靠性导致数据读错的情况，且该情况不可逆。

发明内容

本发明针对上述技术问题，提出一种NOR Flash的擦除方法。

本发明所提出的技术方案如下：

本发明提出了一种NOR Flash的擦除方法，包括以下步骤：

步骤S1、获取擦除指令；

步骤S2、判断所获取的擦除指令是否为整个芯片擦除指令，若是，则进入步骤S3；若否，则判断所获取的擦除指令是否为上电后第一次擦除指令，若否，则进入步骤S3，若是，则刷新整个芯片，然后进入步骤S3；

所述刷新整个芯片的步骤包括：

步骤S21、采用第一电压对整个芯片的一存储单元进行电压校验，若通过校验，则进入步骤S23；若没有通过校验，则进入步骤S22；

步骤S22、采用第二电压对该整个芯片的一存储单元进行电压校验，第二电压高于第一电压，若通过校验，则进入步骤S23，若没有通过校验，则对该存储单元进行更新操作，然后重复步骤S22，直至进入步骤S23为止；

步骤S23、对芯片的另一存储单元执行步骤S21，直到整个芯片的所有存储单元均执行过步骤S21为止；

步骤S3、再次判断所获取的擦除指令是否为整个芯片擦除指令，若是，则对芯片的所有存储单元执行擦除操作；若否，则刷新芯片所选中的块；

所述刷新芯片所选中的块的步骤包括：