[发明专利]一种半导体封装器件在审
申请号: | 202010365952.9 | 申请日: | 2020-04-30 |
公开(公告)号: | CN111554655A | 公开(公告)日: | 2020-08-18 |
发明(设计)人: | 石磊 | 申请(专利权)人: | 通富微电子股份有限公司 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L23/535;H01L23/48;H01L23/52;H01L25/065 |
代理公司: | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人: | 黎坚怡 |
地址: | 226000 *** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体 封装 器件 | ||
1.一种半导体封装器件,其特征在于,包括:
封装基板,所述封装基板设置有通孔;
同层设置的第一主芯片和第二主芯片,位于所述封装基板一侧,所述第一主芯片和所述第二主芯片的功能面上的信号传输区相邻设置,且与所述通孔的位置对应,所述第一主芯片和所述第二主芯片的功能面上的非信号传输区与所述封装基板电连接;
连接芯片,至少部分位于所述通孔内,且所述连接芯片与所述第一主芯片和所述第二主芯片的所述信号传输区电连接。
2.根据权利要求1所述的半导体封装器件,其特征在于,所述半导体封装器件还包括:
第一导电柱,位于所述第一主芯片和所述第二主芯片的功能面上的所述非信号传输区的焊盘位置处,其一端与所述封装基板电连接,其另一端与所述非信号传输区的焊盘电连接;
第二导电柱,位于所述第一主芯片和所述第二主芯片的功能面上的所述信号传输区的焊盘位置处,其一端与所述连接芯片电连接,其另一端与所述信号传输区的焊盘电连接。
3.根据权利要求1所述的半导体封装器件,其特征在于,所述半导体封装器件还包括:
再布线层,位于所述第一主芯片和所述第二主芯片的功能面上,所述再布线层的不同区域分别与所述第一主芯片和所述第二主芯片的所述信号传输区和所述非信号传输区的焊盘电连接;
第一导电柱,位于所述再布线层与所述第一主芯片和所述第二主芯片的所述非信号传输区对应的位置处,其一端与所述封装基板电连接,其另一端与所述再布线层电连接;
第二导电柱,位于所述再布线层与所述第一主芯片和所述第二主芯片的所述信号传输区对应的位置处,其一端与所述连接芯片电连接,其另一端与所述再布线层电连接。
4.根据权利要求2或3所述的半导体封装器件,其特征在于,
所述第一导电柱与所述第二导电柱高度相同。
5.根据权利要求4所述的半导体封装器件,其特征在于,所述半导体封装器件还包括:
第三导电柱,位于所述连接芯片的功能面的焊盘位置处,其一端与所述连接芯片的焊盘电连接,其另一端与所述第二导电柱电连接。
6.根据权利要求5所述的半导体封装器件,其特征在于,
所述通孔的深度大于所述连接芯片与所述第三导电柱的高度之和,所述连接芯片全部位于所述通孔内部。
7.根据权利要求1所述的半导体封装器件,其特征在于,所述半导体封装器件还包括:
第一底填胶,位于所述第一主芯片和所述第二主芯片的信号传输区与所述连接芯片的功能面之间。
8.根据权利要求7所述的半导体封装器件,其特征在于,
在所述第一主芯片至所述连接芯片方向上,所述第一底填胶的竖截面为倒梯形。
9.根据权利要求1所述的半导体封装器件,其特征在于,所述半导体封装器件还包括:
第二底填胶,位于所述第一主芯片和所述第二主芯片的非信号传输区与所述封装基板之间。
10.根据权利要求1所述的半导体封装器件,其特征在于,所述半导体封装器件还包括:
第一塑封层,连续覆盖所述第一主芯片和所述第二主芯片的侧面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于通富微电子股份有限公司,未经通富微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010365952.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种芯片封装方法
- 下一篇:基于黑碳化硅陶瓷的热电型光探测器