[发明专利]一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构及其制备方法

说明书

本发明公开了一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构及其制备方法，将栅间隔离介质的热氧化生长和栅氧化层的热生长分开进行，创新出一种新的热氧化栅间隔离介质生产方法，使得栅间隔离介质厚度不受栅氧厚度的影响，同时避免了常规热生长方法生产栅间隔离介质缺陷导致栅源漏电及栅源电容大等诸多问题。栅极氧化厚度不影响栅间隔离介质的厚度和质量，可根据器件参数要求自由选择栅氧化层厚度，解决了栅源漏电问题并且降低了栅源电容，增强了器件的开关速度，极大的提升了MOSFET高频开关电源领域的适用性。

技术领域

本发明属于半导体器件及半导体制造技术领域，特别涉及一种分裂栅 MOSFET 栅间隔离介质的热氧化生长新方法。

背景技术

分裂栅MOSFET(Split Gate MOSFET，缩写 SGT-MOSFET) 功率器件，是一种基于传统沟槽式 MOSFET (U-MOSFET) 的改进型的沟槽式功率 MOSFET。相比于传统沟槽式MOSFET功率器件，它的开关速度更快，开关损耗更低，具有更好的器件性能。

传统沟槽MOSFET在深沟槽内只有一层多晶硅，而分裂栅MOSFET采用的是电荷耦合结构，即分裂栅MOSFET的深沟槽具有两层多晶硅，上层多晶硅为栅极，下层多晶硅为源极，如图1所示。栅，源两层多晶硅间靠一层二氧化硅薄膜IPO(Inter Poly Oxide)起到栅、源间的隔离作用，该薄膜的厚度、均匀性、致密性等直接决定了栅源间的隔离效果和栅源间漏电流，若栅隔离氧化膜厚度不足或出现空洞，将对器件栅源漏电产生不良影响。

目前栅间隔离介质的做法主要有热生长二氧化硅（Thermal oxide）和高密度等离子体化学气相淀积（HDPCVD，High Density Plasma Chemical Vapor Deposition）两种方式进行，如图1传统的分裂栅MOSFET栅氧化层（GOX）和栅间隔离介质层（IPO）的一次热氧化生长纵向剖面示意图所示，热生长二氧化硅的方式是在底部垫氧（Liner Oxide）湿法腐蚀后使用热生长的方式在源极多晶柱上及沟槽侧壁进行栅间隔离氧化层和栅氧化层（GOX）的生长，具有工艺流程简单，成本低，沟道长度均匀性控制好等的优点，但由于底部垫氧的湿法腐蚀具有各项同性的特质，经腐蚀后源极多晶会形成一个多晶柱，由于该多晶柱的尺寸狭窄，多晶刻蚀后的形状不规则性，以及栅间隔离介质（IPO）生长厚度受栅氧化层(GOX)厚度的限制（1000A以内），该热氧化二氧化硅薄层质量很容易出现问题，发生空洞或层裂进而引发栅源漏电的增加或失效。目前解决该问题的方法有采用高密度等离子体气相淀积氧化层的方式进行，来避开上述热氧化容易产生的缺陷问题，但是高密度等离子提化学气相淀积加化学机械抛光（CMP）的方式又增加了工艺流程的复杂性和制造成本，同时对沟道长度的均匀性也不如前者。

发明内容

为解决上述问题，本发明提供一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构。

本发明再一目的在于：提供一种上述结构的分裂栅MOSFET栅间隔离介质的热氧化生长新方法。

本发明目的通过下述方案实现：一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构，包括衬底硅片、在衬底上的N型外延层，其中：在所述N型外延层上表面刻蚀槽深4-6um的沟槽，在沟槽底部垫氧层厚度在4000-7000A，在沟槽底部垫氧层内沉积有源极多晶硅，栅间隔离介质的顶端形成凸起，栅极多晶硅底部与栅间隔离介质的顶端凸起相接，周围被栅氧化层包覆。

进一步的，所述的栅间隔离介质的厚度可在2000-4000A之间。

本发明栅间隔离介质的厚度较厚，可增加2至4倍，避免了常规热生长方法生产栅间隔离介质缺陷导致栅源漏电及栅源电容大等诸多问题。

本发明还提供了一种上述栅间隔离介质厚度不受栅氧厚度影响的分裂栅MOSFET结构的制备方法，包括下述步骤：

步骤1，在衬底1上生长N型外延层2；