[发明专利]一种半导体存储器及其制作方法、电子设备

权利要求书

1.一种半导体存储器，其特征在于，包括：

衬底；

位于所述衬底一侧表面且交替隔离排列的多个控制栅堆叠结构和多个阵列共源隔断层；

位于所述阵列共源隔断层背离所述衬底一侧的阵列共源连接层；

覆盖所述阵列共源连接层背离所述衬底一侧、且填充至相邻所述阵列共源连接层之间凹槽处的绝缘填充层，所述绝缘填充层包括对应所述阵列共源连接层的通孔；

以及，位于所述绝缘填充层背离所述衬底一侧、且通过所述通孔连接相邻两个所述阵列共源连接层的桥连线；所述绝缘填充层在所述衬底上的正投影与所述控制栅堆叠结构在所述衬底上的正投影至少部分重叠，及所述控制栅堆叠结构在所述衬底上的正投影与所述桥连线在所述衬底上的正投影至少部分重叠。

2.根据权利要求1所述的半导体存储器，其特征在于，所述绝缘填充层对应所述桥连线处包括沟槽，所述桥连线位于相应的沟槽内。

3.根据权利要求1所述的半导体存储器，其特征在于，所述桥连线与所述阵列共源连接层的材质相同。

4.根据权利要求3所述的半导体存储器，其特征在于，所述桥连线与所述阵列共源连接层的材质为钨。

5.根据权利要求1所述的半导体存储器，其特征在于，所述半导体存储器为3DNAND存储器，所述阵列共源隔断层的材质为掺杂多晶硅。

6.根据权利要求1至5中任一项所述的半导体存储器，其特征在于，所述桥连线自相邻两个所述阵列共源连接层中一个所述阵列共源连接层的一端延伸至另一个所述阵列共源连接层的一端；且在沿所述桥连线延伸的方向上，所述阵列共源连接层的部分结构与所述桥连线错开设置。

7.一种半导体存储器的制作方法，其特征在于，包括：

提供一基底，所述基底包括衬底；位于所述衬底一侧表面且交替隔离排列的多个控制栅堆叠结构和多个阵列共源隔断层；位于所述阵列共源隔断层背离所述衬底一侧的阵列共源连接层；覆盖所述阵列共源连接层背离所述衬底一侧、且填充至相邻所述阵列共源连接层之间凹槽处的绝缘填充层；

在所述绝缘填充层上形成对应所述阵列共源连接层的通孔；

在所述绝缘填充层背离所述衬底一侧形成桥连线，所述桥连线通过所述通孔连接相邻两个所述阵列共源连接层的桥连线；所述绝缘填充层在所述衬底上的正投影与所述控制栅堆叠结构在所述衬底上的正投影至少部分重叠，及所述控制栅堆叠结构在所述衬底上的正投影与所述桥连线在所述衬底上的正投影至少部分重叠。

8.根据权利要求7所述的半导体存储器的制作方法，其特征在于，在形成所述通孔后且形成所述桥连线前，还包括：

在相邻两个所述阵列共源连接层各自对应通孔之间形成沟槽，其中，所述桥连线位于所述沟槽内。

9.根据权利要求7所述的半导体存储器的制作方法，其特征在于，所述桥连线与所述阵列共源连接层的材质相同，所述阵列共源隔断层的材质为掺杂多晶硅。

10.根据权利要求9所述的半导体存储器的制作方法，其特征在于，所述桥连线与所述阵列共源连接层的材质为钨。

11.一种电子设备，其特征在于，所述电子设备包括权利要求1-6任意一项所述的半导体存储器。