[发明专利]基于FPGA的最短路由实现方法

权利要求书

1.基于FPGA的最短路由实现方法，其特征是，包括步骤如下：

步骤S1：SDN控制器通过UDP协议将拓扑信息封装形成UDP拓扑数据，向上传输至FPGA；

步骤S2：FPGA接收各个SDN控制器发送的UDP拓扑数据，将其进行解封装后提取出拓扑信息，并统计拓扑信息交换机个数N；8位RAM_1写地址从1开始递增，逐条将拓扑信息的源交换机、目的交换机和权重写入至RAM_1；其中RAM_1的存储格式为：

步骤S3：算法执行过程中需要一个片上RAM来维护最短路径信息，初始化RAM_2，设置插入节点的初始值为1；

步骤S4：将RAM_1的数据提取到RAM_2中，即：先以拓扑信息的源交换机作为RAM_1读地址高4位，拓扑信息的目的交换机作为RAM_1读地址低4位，从RAM_1中读取拓扑信息的源交换机、拓扑信息的目的交换机和权重；再以拓扑信息的源交换机作为RAM_2写地址高4位，拓扑信息的目的交换机作为RAM_2写地址低4位，将权重和当前插入节点写入RAM_2；其中RAM_2的存储格式为：

步骤S5：遍历所有的拓扑信息的源交换机和拓扑信息的目的交换机的组合，对于每一组拓扑信息的源交换机和拓扑信息的目的交换机组合，分别执行如下操作来获取插入节点迭代后的邻接矩阵信息：

步骤S5.1：从RAM_2读取拓扑信息的源交换机到插入节点的权重weight_1，当前插入节点到拓扑信息的目的交换机的权重weight_2，以及拓扑信息的源交换机到拓扑信息的目的交换机的权重weight_3；其中：

以拓扑信息的源交换机为RAM_2读地址高4位，当前插入节点为RAM_2读地址低4位，从RAM_2中读取权重，并将其作为拓扑信息的源交换机到插入节点的权重weight_1；

以当前插入节点为RAM_2读地址高4位，拓扑信息的目的交换机为RAM_2读地址低4位，从RAM_2中读取权重，并将其作为当前插入节点到拓扑信息的目的交换机的权重weight_2；

以拓扑信息的源交换机为RAM_2读地址高4位，拓扑信息的目的交换机为RAM_2读地址低4位，从RAM_2中读取权重，并将其作为拓扑信息的源交换机到拓扑信息的目的交换机的权重weight_3；

步骤S5.2：将拓扑信息的源交换机到插入节点的权重weight_1和当前插入节点到拓扑信息的目的交换机的权重weight_2相加后得到综合权重weight_S，并将综合权重weight_S与拓扑信息的源交换机到拓扑信息的目的交换机的权重weight_3进行比较：

若weight_S＜weight_3，则以拓扑信息的源交换机为RAM_2写地址高4位，拓扑信息的目的交换机为RAM_2写地址低4位，将拓扑信息的源交换机到拓扑信息的目的交换机的权重weight_S和插入节点更新至RAM_2；否则，不作处理；

步骤S6：判断当前插入节点是否大于等于拓扑信息交换机个数N：如果是，则最短路径算法结束，此时RAM_2中保存的即为最终的最短路径信息，并转至步骤S7；否则，令插入节点加1，并转至步骤S5；

步骤S7：当用户发起访问请求时，SDN控制器通过UDP协议将请求信息封装形成UDP请求数据，向上传输至FPGA；

步骤S8：FPGA接收各个SDN控制器发送的UDP请求数据，将其进行解封装后提取出请求信息，以请求信息的源交换机为RAM_2读地址高4位，请求信息的目的交换机为RAM_2读地址低4位，从RAM_2中读取最终的最短路径信息。

2.根据权利要求1所述基于FPGA的最短路由实现方法，其特征是，步骤S1的拓扑信息包括源交换机、源端口、目的交换机、目的端口和权重。

3.根据权利要求1所述基于FPGA的最短路由实现方法，其特征是，步骤S8的请求信息包括源交换机、源端口、目的交换机和目的端口。