[发明专利]一种半导体器件的检验样品的制备方法

说明书

本发明提供了一种半导体器件的检验样品的制备方法，具体包括：提供样品晶圆，在初始位置状态下，上述样品晶圆的侧表面暴露待测半导体器件的待测截面，上述待测半导体器件在上述待测截面上具有孔洞结构；经上述待测截面在上述孔洞结构中形成填充物以填满上述孔洞结构；以及在上述初始位置状态下竖直切割上述样品晶圆，以获得片状检验样品，上述片状检验样品的被观察侧表面为上述待测截面。在待测半导体器件内部存在孔洞结构时，根据本发明所提供的制备方法能够避免孔洞结构对所制备的TEM样品造成的影响，从而能够提高TEM图像的成像质量。

技术领域

本发明涉及半导体领域，尤其涉及半导体测试分析领域中的TEM样品的制备方法。

背景技术

自从早年德州仪器的Jack Kilby博士发明了集成电路之时起，科学家和工程师已经在半导体器件和工艺方面作出了众多发明和改进。近50年来半导体尺寸已经有了明显的降低，这导致了不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大意是指密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里只是提供一个参考，硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。

半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。为了保证半导体器件的质量，常常需要制备检测样品，通过对检测样品进行检测以确定所制造的半导体器件是否满足了制作工艺要求。

透射电子显微镜(TEM，Transmission Electron Microscope)由于其具有极高的分辨率，是先进制程的集成电路芯片样品最常用的物性分析方式。通常而言，适用于透射电子显微镜的TEM样品的厚度仅为几十个纳米。TEM样品的厚度越薄，越能够呈现准确的样品结构。现有技术中，利用聚焦离子束(FIB，Focused Ion Bean)精确定位并制备TEM样品已经成为半导体领域中最为主要的TEM样品的制备手段之一。

使用FIB制备待测半导体器件所在的芯片样品的TEM样品时，遇到芯片样品厚度差异或者材质差异较大的情况，特别是芯片样品上具有孔洞的情况下，所形成的TEM样品会产生离子束拉痕，又叫“curtain效应”。图1A示出了这种“curtain效应”的示意图，图1B示出了这种具有离子束拉痕的TEM样品的TEM图。从图1A和图1B中可以看出，这些离子束拉痕已经影响了TEM样品的TEM图像的成像质量，具有离子束拉痕的TEM样品的TEM图像无法用以后续的研究分析。不仅如此，若离子束拉痕更为严重时，甚至有可能在制备超薄样品时直接引起样品损伤，导致无法再利用该样品进行分析，额外地增加了测试成本。

有鉴于此，亟需要一种TEM样品的制备方法，能够在制备内部形成有孔洞结构的待测半导体结构所在的芯片样品的TEM样品时，避免由于孔洞结构所造成的不良影响，从而能够有效提高TEM样品的质量，进而能够有效提高TEM图像的成像质量。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

为了能够避免孔洞结构对TEM样品质量所造成的不良影响，本发明提供了一种半导体器件的检验样品的制备方法，具体包括：

提供样品晶圆，在初始位置状态下，上述样品晶圆的侧表面暴露待测半导体器件的待测截面，上述待测半导体器件在上述待测截面上具有孔洞结构；

经上述待测截面在上述孔洞结构中形成填充物以填满上述孔洞结构；以及

在上述初始位置状态下竖直切割上述样品晶圆，以获得片状检验样品，上述片状检验样品的被观察侧表面为上述待测截面。