[发明专利]存储元件及其制造方法

说明书

一种存储元件及其制造方法，其中存储元件包括：第一位线与第二位线，第一位线位于介电层上，第二位线位于所述第一位线上方；第一字线与第二字线，位于所述第一位线与所述第二位线之间；源极线，位于所述第一字线与所述第二字线之间；通道柱，贯穿所述第一字线、所述源极线与所述第二字线，且与所述第一位线、所述源极线及所述第二位线连接；以及电荷储存结构，包括：第一电荷储存结构，环绕所述第一字线的顶面与底面，并介于所述第一字线的侧壁与所述通道柱的侧壁的下部之间；以及第二电荷储存结构，环绕所述第二字线的顶面与底面，并介于所述第二字线的侧壁与所述通道柱的所述侧壁的上部之间。

技术领域

本发明属于半导体和存储技术领域，涉及一种存储元件及其制造方法。

背景技术

随着科技日新月异，电子元件的进步增加了对更大储存能力的需要。为了满足高储存密度(high storage density)的需求，存储体元件尺寸变得更小而且集成度更高。因此，存储体元件的型态已从平面型栅极(planar gate)结构的二维存储体元件(2D memorydevice)发展到具有垂直通道(vertical channel，VC)结构的三维存储体元件(3D memorydevice)。然而，具有垂直通道结构的三维存储元件仍面临许多挑战。

发明内容

本发明提供一种存储元件及其制造方法，可以在单位面积内具有纵向叠置的多个存储单元，以有效利用基底的面积，并且，可与现有工艺相容。

本发明实施例提出一种存储元件，包括：至少一半导体层，位于介电层上方；第一位线与第二位线，其中所述第一位线位于所述介电层上，所述第二位线位于第一位线上方；第一字线与第二字线，位于所述第一位线与所述第二位线之间；源极线，位于所述第一字线与所述第二字线之间；通道柱，贯穿所述第一字线、所述源极线与所述第二字线，且与所述第一位线、所述源极线及所述第二位线连接；

第一电荷储存结构，环绕所述第一字线的顶面与底面，并介于所述第一字线的侧壁与所述通道柱的侧壁的下部之间；以及第二电荷储存结构，环绕所述第二字线的顶面与底面，并介于所述第二字线的侧壁与所述通道柱的所述侧壁的上部之间。所述第一字线、所述第一电荷储存结构与所述通道柱形成第一存储单元；所述第二字线、所述第二电荷储存结构与所述通道柱形成第二存储单元。

本发明实施例还提出一种存储元件的制造方法，包括：在介电层上形成第一位线；以及至少一循环工艺。所述至少一循环工艺包括以下步骤。在所述第一位线与所述介电层上形成第一叠层结构、导体层及第二叠层结构，其中所述第一叠层结构与所述第二叠层结构各自分别包括由下而上的第一绝缘层、牺牲层与第二绝缘层，所述导体层作为源极线；形成穿过所述第二叠层结构、所述导体层及所述第一叠层结构的孔；在所述孔中形成通道柱，所述导通柱连接所述第一位线；在所述第二叠层结构、所述导体层以及至少一部分所述第一叠层结构中形成凹槽；移除所述凹槽所裸露的所述第二叠层结构及所述第一叠层结构的所述牺牲层，以形成第一字线沟道与第二字线沟道，所述第一字线沟道与第二字线沟道裸露出所述通道柱的侧壁；形成第一电荷储存结构以覆盖所述第一字线沟道的顶面与底面以及所述通道层的侧壁，并形成第二电荷储存结构以覆盖所述第二字线沟道的顶面与底面以及所述通道层的所述侧壁；在所述第一字线沟道中形成第一字线，并在所述第二字线沟道中形成第二字线；在所述凹槽中填入绝缘材料；以及在所述第二叠层结构上方形成第二位线，所述第二位线与所述通道柱电性连接。所述第一字线、所述第一电荷储存结构与所述通道柱形成第一存储单元；所述第二字线、所述第二电荷储存结构与所述通道柱形成第二存储单元。

本发明的三维存储元件在单位面积内可以包括纵向叠置的多个存储单元，可以有效利用基底的面积。并且，本发明的三维存储元件的制作工艺可与现有工艺相容。

附图说明

图1A是依照本发明的实施例的存储元件的俯视图。

图1B是图1A的线B-B’的剖面图。

图1C是图1A的线C-C’的剖面图。