[发明专利]层叠半导体器件和包括其的半导体系统

权利要求书

1.一种层叠半导体器件，包括：

多个半导体芯片，所述多个半导体芯片被层叠并经由多个穿通电极传送信号，

其中所述半导体芯片中的至少一个包括：

第一时钟发生电路，其适于通过根据操作信息信号对外部时钟进行分频或缓冲来产生第一测试时钟和第二测试时钟，所述操作信息信号用于指示高速测试操作和低速测试操作；

第一锁存电路，其适于根据所述第一测试时钟和所述第二测试时钟来锁存测试控制信号，以产生第一锁存信号和第二锁存信号；以及

输入信号控制电路，其适于通过根据所述第一测试时钟重新锁存所述第二锁存信号并根据所述第二测试时钟重新锁存所述第一锁存信号，来产生第一内部控制信号和第二内部控制信号。

2.根据权利要求1所述的层叠半导体器件，

其中，所述半导体芯片中的至少一个包括适于与控制器进行接口的第一区域、适于与所述穿通电极进行接口的第二区域、以及适于与测试设备进行接口的第三区域，以及

其中，所述半导体芯片中的至少一个经由所述第三区域来接收所述外部时钟和所述测试控制信号，并经由所述第一区域来接收正常时钟和正常控制信号。

3.根据权利要求2所述的层叠半导体器件，其中，所述第三区域包括：

凸块区域，其上形成有多个凸块，所述多个凸块适于与所述测试设备进行接口以测试封装级的所述层叠半导体器件；以及

焊盘区域，其上形成有多个探测焊盘，所述多个探测焊盘适于与所述测试设备进行接口以测试晶片级的所述层叠半导体器件。

4.根据权利要求2所述的层叠半导体器件，

其中，所述第一时钟发生电路和所述第一锁存电路被设置在所述第三区域中，以及

其中，所述输入信号控制电路被设置在所述第一区域中。

5.根据权利要求1所述的层叠半导体器件，其中，所述第一时钟发生电路包括：

分频器，其适于对所述外部时钟的频率进行分频，以产生彼此具有相反相位的第一分频测试时钟和第二分频测试时钟；

第一发送器，其适于传送所述外部时钟作为第一缓冲时钟；

第二发送器，其适于通过将所述外部时钟反相来传送第二缓冲时钟；以及

选择器，其适于响应于所述操作信息信号，来选择所述第一分频测试时钟和所述第一缓冲时钟中的一个以输出作为所述第一测试时钟，以及选择所述第二分频测试时钟和所述第二缓冲时钟中的一个以输出作为所述第二测试时钟。

6.根据权利要求1所述的层叠半导体器件，其中，所述半导体芯片中的至少一个还包括：

分频器，其适于对从控制器提供的正常时钟的频率进行分频以产生第一正常分频时钟和第二正常分频时钟。

7.根据权利要求6所述的层叠半导体器件，其中，所述输入信号控制电路包括：

信号选择电路，其适于根据用于指示测试操作和正常操作的模式信号，来选择从所述控制器提供的正常控制信号和所述第二锁存信号中的一个以输出作为第一选择信号，以及选择所述正常控制信号和所述第一锁存信号中的一个以输出作为第二选择信号；

时钟选择电路，其适于根据所述模式信号，来选择所述第一正常分频时钟和所述第一测试时钟中的一个以输出作为第一选择时钟，以及选择所述第二正常分频时钟和所述第二测试时钟中的一个以输出作为第二选择时钟；以及

第二锁存电路，其适于根据所述第一选择时钟来锁存所述第一选择信号以输出所述第一内部控制信号，以及根据所述第二选择时钟来锁存所述第二选择信号以输出所述第二内部控制信号。

8.根据权利要求1所述的层叠半导体器件，其中，所述半导体芯片中的至少一个还包括：

解码电路，其适于将所述第一内部控制信号和所述第二内部控制信号解码，以产生多个内部命令；以及

命令/地址发生电路，其适于根据所述内部命令来产生与所述第一内部控制信号和所述第二内部控制信号相对应的多个内部命令/地址，以及将所述内部命令/地址传送到所述穿通电极。