[发明专利]一种MOS电容器件及其制造方法在审
申请号: | 202010386643.X | 申请日: | 2020-05-09 |
公开(公告)号: | CN113629041A | 公开(公告)日: | 2021-11-09 |
发明(设计)人: | 王芳;傅焕松 | 申请(专利权)人: | 芯恩(青岛)集成电路有限公司 |
主分类号: | H01L23/64 | 分类号: | H01L23/64 |
代理公司: | 北京汉之知识产权代理事务所(普通合伙) 11479 | 代理人: | 高园园 |
地址: | 266555 山东省青岛市黄岛区*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 mos 电容 器件 及其 制造 方法 | ||
本发明提供一种MOS电容器件及其制造方法,该方法包括提供衬底,在衬底正面上形成包括多层结构的介质层;在介质层上方形成第一电极;在衬底背面形成第二电极。衬底作为电容器件的一部分,形成的电容器件作为独立的器件。增加了电容器件设计的灵活性。本方法分别形成多层介质层,利于控制整个介质层的厚度、致密度以及厚度的均匀性,实现良好的介质层厚度均匀性,这样有利于提高电容值的精确度。上述独立的电容器件适用于高频应用,在高频应用下,具有精确的阻抗匹配及去噪滤波功能,具有大功率、高击穿电压、低损耗及高精确度等性能特点。上述电容器件可与其他器件在电路基板上封装组合形成器件模组,增加了半导体集成电路设计的灵活性。
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种MOS电容器件及其制造方法。
背景技术
电容在集成电路中具有广泛应用,可以起到耦合、滤波以及补偿等多种作用。例如,为了改善射频(RF,Radio Frequency)集成电路或混合信号集成电路的性能,需要采用大容量的电容器。
在晶圆中的电容结构通常包括有MOM(Metal 0xide Meta1)电容、MIM(MetalInsulator Meta1)电容或PIP(Poly Insulator Poly)电容。通常,这些电容结构嵌套在其他器件的设计版图中,例如嵌套设计在Logic,DRAM(Dynamic Random Access Memory,即动态随机存取存储器),Flash,EEPROM(Electrically Erasable Programmable Read-OnlyMemory,带电可擦可编程只读存储器),等存储器件中。
然而,上述电容结构一般应用在低频领域,并且电容的精度较低,功率较低,并且一般的击穿电压也较低。不能适用于高频领域,应用非常受限。
针对上述问题,急需一种精度高、功率高且适用于高频领域的电容器件。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种MOS电容器件及其制造方法,该方法中,在衬底正面形成介质层,在介质层上方形成第一电极,并且在衬底背面形成第二电极,上述介质层为多层结构。该方法直接在衬底上形成电容器,电容器作为独立的电容器件,适用性更广。
为实现上述目的及其它相关目的,本发明提供了一种MOS电容器件的制造方法,该方法包括如下步骤:
提供衬底,所述衬底具有衬底正面及衬底背面;
在所述衬底正面上形成包括多层结构的介质层;
在所述介质层上方形成第一电极;
在所述衬底背面形成第二电极。
可选地,在所述衬底正面上形成包括多层结构的介质层还包括以下步骤:
在所述衬底正面上形成第一介质层;
在所述第一介质层上方形成第二介质层;
在所述第二介质层上方形成第三介质层。
可选地,提供衬底还包括:
对所述衬底进行离子掺杂以降低所述衬底的电阻率。
可选地,在所述衬底正面上形成包括多层结构的介质层包括:
在800℃~1200℃下对所述衬底进行热氧化,在所述衬底正面上形成所述第一介质层。
可选地,在所述衬底正面上形成包括多层结构的介质层包括:
在所述衬底正面沉积氧化物层;
对所述氧化物层进行钝化处理以形成所述第一介质层。
可选地,对所述氧化物层进行钝化处理以形成所述第一介质层包括:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芯恩(青岛)集成电路有限公司,未经芯恩(青岛)集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010386643.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种热锻非调质钢加工的打磨去毛边设备
- 下一篇:一种边缘计算的云边协同系统