[发明专利]制造半导体器件的方法和半导体器件

说明书

一种半导体器件，包括：隔离绝缘层，设置在衬底上；半导体鳍，设置在衬底上；半导体鳍的上部从隔离绝缘层突出；半导体鳍的下部嵌入隔离绝缘层中；栅极结构设置在半导体鳍的上部上方，并且包括栅极介电层和栅电极层；栅极侧壁间隔件，其设置在栅极结构的相对侧面上方；以及源极/漏极外延层。半导体鳍的上部包括由与半导体鳍的其余部分不同的半导体材料制成的第一外延生长增强层。第一外延生长增强层与源极/漏极外延层接触。栅极介电层覆盖包括第一外延生长增强层的半导体鳍的上部。本发明的实施例还涉及制造半导体器件的方法。

技术领域

本发明的实施例涉及制造半导体器件的方法和半导体器件。

背景技术

随着半导体工业追求更高的器件密度、更高的性能和更低的成本而进入纳米技术工艺节点，诸如包括鳍式FET(FinFET)和全环栅(GAA)FET的多栅极领域效应晶体管(FET)的三维设计的发展导致了来自制造和设计问题的挑战。随着晶体管尺寸不断缩小到10nm-15nm以下的技术节点，需要进一步改进FinFET。

发明内容

本发明的实施例提供了一种半导体器件，包括：隔离绝缘层，设置在衬底上方；半导体鳍，设置在所述衬底上方，所述半导体鳍的从所述隔离绝缘层突出的上部和所述半导体鳍的下部嵌入所述隔离绝缘层中；栅极结构，设置在所述半导体鳍的所述上部上方并且包括栅极介电层和栅电极层；栅极侧壁间隔件，设置在所述栅极结构的相对侧面上；以及源极/漏极外延层，其中：所述半导体鳍的所述上部包括由与所述半导体鳍的其余部分不同的半导体材料制成的第一外延生长增强层，所述第一外延生长增强层与所述源极/漏极外延层接触，以及所述栅极介电层覆盖包括所述第一外延生长增强层的所述半导体鳍的所述上部。

本发明的另一实施例提供了一种半导体器件，包括：隔离绝缘层，设置在衬底上；半导体鳍，设置在所述衬底上并且包括底部鳍层、一个或多个主体层和由与所述一个或多个主体层不同的材料制成的一个或多个外延生长增强层；栅极结构，设置在所述半导体鳍的沟道区域上方并且包括栅极介电层和栅电极层；栅极侧壁间隔件，设置在所述栅极结构的相对侧面上；源极/漏极外延层；以及鳍衬垫层，部分地覆盖所述半导体鳍，其中：所述一个或多个外延生长增强层中的至少一个与所述源极/漏极外延层接触，以及所述鳍衬垫层至少在所述栅极侧壁间隔件下方设置在所述半导体鳍上，以及所述鳍衬垫层的顶部高于所述一个或多个外延生长增强层中的最上一层的顶部并且低于所述沟道区域的顶部。

本发明的又一实施例提供了一种制造半导体器件的方法，所述方法包括：在衬底上方形成鳍结构，所述鳍结构包括底部鳍层、一个或多个主体层以及由与所述一个或多个主体层不同的材料制成的一个或多个外延生长增强层；在衬底上形成隔离绝缘层，以使所述鳍结构的上部从所述隔离绝缘层突出；在所述鳍结构的沟道区域上方形成牺牲栅极结构；通过凹进所述鳍结构的源极/漏极区域形成源极/漏极空间，使得所述一个或多个外延生长增强层中的至少一个暴露在所述源极/漏极空间中；以及在源极/漏极凹进中形成源极/漏极外延层，其中，所述一个或多个外延生长增强层中的所述至少一个与所述源极/漏极外延层接触。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A示出了根据本公开实施例的用于制造FinFET器件的顺序工艺的一个阶段的截面图。

图1B示出了根据本公开实施例的用于制造FinFET器件的顺序工艺的一个阶段的截面图。

图2A示出了根据本公开实施例的用于制造FinFET器件的顺序工艺的一个阶段的截面图。

图2B示出了根据本公开实施例的用于制造FinFET器件的顺序工艺的一个阶段的截面图。

图3示出了根据本公开实施例的用于制造FinFET器件的顺序工艺的一个阶段的截面图。