[发明专利]存储器阵列及形成集成组件的方法

说明书

本申请涉及存储器阵列及形成集成组件的方法。一些实施例包含具有交替的绝缘层级和字线层级的垂直堆叠的存储器阵列。沟道材料沿所述堆叠垂直延伸。所述沟道材料包含半导体组合物并且具有与第二区段交替的第一区段。所述第一区段与所述字线层级相邻，并且所述第二区段与所述绝缘层级相邻。所述第一区段具有第一掺杂剂分布，并且所述第二区段具有与所述第一掺杂剂分布不同的第二掺杂剂分布。一些实施例包含形成集成组件的方法。

技术领域

本发明涉及具有带交替的不同掺杂剂分布区域的垂直延伸沟道材料的集成组件及形成集成组件的方法。

背景技术

存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器并且在现代计算机和装置中具有多种用途。例如，现代个人计算机可以将BIOS存储在快闪存储器芯片上。作为另一个示例，对于计算机和其它装置而言，在固态驱动器中利用快闪存储器来替代常规的硬盘驱动器变得越来越普遍。作为又一示例，快闪存储器在无线电子装置中很流行，因为它使得制造商能够在它们变得标准化时支持新的通信协议，并提供远程升级装置以增强特征的能力。

NAND可以是快闪存储器的基本架构，并且可以被配置为包括垂直堆叠的存储器单元。

在具体描述NAND之前，更一般地描述集成布置内的存储器阵列的关系可能会有所帮助。图1示出了现有技术装置1000的框图，所述装置1000包含具有以行和列布置的多个存储器单元1003的存储器阵列1002连同访问线1004(例如，用于传导信号的字线WL0至WLm)和第一数据线1006(例如，用于传导信号的位线BL0至BLn)。访问线1004和第一数据线1006可以用于向存储器单元1003和从存储器单元1003传输信息。行解码器1007和列解码器1008对地址线1009上的地址信号A0至AX进行解码以确定要访问哪些存储器单元1003。感测放大器电路1015操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间传输信息的值。I/O线1005上的信号DQ0至DQN可以表示从存储器单元1003读取或要写入存储器单元1003的信息的值。其它装置可以通过I/O线1005、地址线1009或控制线1020与装置1000进行通信。存储器控制单元1018用于控制要在存储器单元1003上执行的存储器操作，并且利用控制线1020上的信号。装置1000可以分别在第一电源线1030和第二电源线1032上接收电源电压信号Vcc和Vss。装置1000包含选择电路1040和输入/输出(I/O)电路1017。选择电路1040可以经由I/O电路1017对信号CSEL1至CSELn做出响应，以选择第一数据线1006和第二数据线1013上的信号，所述信号可以表示要从存储器单元1003中读取或要被编程到存储器单元1003中的信息的值。列解码器1008可以基于地址线1009上的A0至AX地址信号选择性地激活CSEL1至CSELn信号。选择电路1040可以选择第一数据线1006和第二数据线1013上的信号，以在读取和编程操作期间提供存储器阵列1002与I/O电路1017之间的通信。