[发明专利]场效晶体管及其制造方法

说明书

本发明公开一种场效晶体管及其制造方法，其中该场效晶体管包括绝缘体覆硅结构的硅层。线状的栅极结构层设置在硅层上。所述栅极结构层包含第一区域及与所述第一区域相邻接的第二区域。沟槽隔离结构在所述硅层中，位于所述栅极结构层对应所述第二区域的两边。所述栅极结构层的所述第二区域在所述硅层上，且重叠覆盖所述沟槽隔离结构。源极区域与漏极区域，设置在所述硅层中，位于所述栅极结构层对应所述第一区域的两边。所述栅极结构层的所述第二区域包含导电型结部分。

技术领域

本发明涉及一种半导体制造技术，且特别是涉及场效晶体管的结构及其制造方法。

背景技术

半导体制造的技术的发展中，制造过程可以采用绝缘体上覆硅(silicon-on-insulator,SOI)基板来制造半导体组件。绝缘层上覆硅基板有薄的半导体层，例如硅层，可以提供组件的半导体特性，例如提供场效晶体管的通道效应。

对于传统以绝缘体上覆硅基板制造的场效晶体管，对应栅极结构的位置的两侧，在栅极结构下方的硅层包括源极区域、漏极区域以及在源极区域与漏极区域之间的主体区域(body region)。主体区域提供晶体管的信道。

基于绝缘体上覆硅基板的制造，主体区域的电压可能是浮置(floating)状态，如此可以能造成晶体管的临界电压不稳定，而影响晶体管的性能。避免主体区域的电压是浮置状态的方法，可以对主体区域施加一个电压，以控制临界电压。

一般的方式可采用在栅极结构的栅极层的端部形成，一个导电型结部分(conductive-type junction portion)。以N型金属氧化物半导体(MOS)晶体管为例，其的栅极是N型，在其端部的小区域是另一个导电型，即是P型，而产生NP结当作电阻器而产生电阻的效果。配合主体区域的电压，此NP结可以改善绝缘体上覆硅基板的场效晶体管的操作性能。相似地，对于P型金属氧化物半导体(MOS)晶体管，是形成PN结。

栅极一般要制造形成含有NP或是PN结的结构，其另一个导电型的区域可能会暂用大的面积。如果此晶体管用于存储元件电路时，因为大数量的使用，栅极要产生NP结所增加的使用面积，累积后更会造成实质占用组件面积。

基于绝缘体上覆硅基板，如何在栅极结构形成NP或是PN结是技术研发所需要考虑的因素其一。

发明内容

本发明提出场效晶体管的结构及其制造方法，在以绝缘层上覆硅基板为基础来制造过程中，可以在有效再栅极结构上形成NP或PN的导电型结部分，而提供电阻器的效果。

在一实施例，本发明提供一种场效晶体管结构，包括绝缘体覆硅结构的硅层。线状的栅极结构层设置在硅层上。所述栅极结构层包含第一区域及与所述第一区域相邻接的第二区域。沟槽隔离结构在所述硅层中，位于所述栅极结构层对应所述第二区域的两边。所述栅极结构层的所述第二区域在所述硅层上，且重叠覆盖所述沟槽隔离结构。源极区域与漏极区域，设置在所述硅层中，位于所述栅极结构层对应所述第一区域的两边。所述栅极结构层的所述第二区域包含导电型结部分。

在一实施例，对于所述的场效晶体管结构，所述栅极结构层的所述第二区域包含第一部分及第二部分，来自所述栅极结构层的所述第一区域以及所述第二区域的第一部分是第二导电型，所述第二部分是第一导电型且邻接于所述第一部分。

在一实施例，对于所述的场效晶体管结构，所述硅层包括:所述第一导电型的阱区，在所述栅极结构层的所述第一区域及所述栅极结构层的所述第二区域的所述第一部分的下方；所述第一导电型的扩散区域，在所述栅极结构层的所述第二区域的所述第二部分的下方；及所述第一导电型的端点区域，邻接于所述扩散区域且在所述栅极结构层的外部。

在一实施例，对于所述的场效晶体管结构，其还包括连接结构在所述端点区域上。

在一实施例，对于所述的场效晶体管结构，所述端点区域的第一掺杂浓度高于所述阱区的第二掺杂浓度，所述扩散区域的第三掺杂浓度在所述第一掺杂浓度与所述第二掺杂浓度之间。