[发明专利]半导体组体

说明书

本发明公开一种半导体组体，其包括半导体芯片、第一布线结构及第二布线结构。第二布线结构包括弯翘平衡件、核心层、顶部增层及底部增层。弯翘平衡件被核心层侧向环绕，且较佳具有高于100GPa的弹性模数。顶部及底部增层通过两者间的弯翘平衡件及核心层相互电性连接。第一布线结构通过重叠于弯翘平衡件上方的连接点设置于顶部增层上方。通过弯翘平衡件的高模数，可平衡局部热‑机械应力以抑制第一与第二布线结构的翘曲及弯曲。此外，将第一布线结构安设于第二布线结构上方的作法可对芯片提供阶段式扇出路由，以提高绕线效率及生产合格率。

技术领域

本发明是关于一种半导体组体，尤指一种具有双布线结构及弯翘平衡件的半导体组体。

背景技术

高效能微处理器及ASIC需要更先进的封装技术，如覆晶组装，以达到各种效能需求。然而，现有层压基板的绕线密度一般较低，因此对具有高I/O密度的芯片没有足够的互连能力。通过半加成制程制成的无芯基板可满足需求。然而，如机械完整性及可靠度的其他特征却尚未获得解决(请参见美国专利案8,227,703及8,860,205)。此因为覆晶组体在芯片安设于基板上后趋于弯翘(如图1所示)。此因热膨胀系数(CTE)不匹配而引起的弯翘可能会导致半导体芯片15与树脂层11上电路层13之间断开连接，因而导致覆晶组体不可靠，尤其是非常大的晶粒或超小凸块组体(请参见美国专利案9,185,799及10,068,812)。

有鉴于最近基板的各种发展阶段及限制，目前亟需发展可符合超高绕线密度需求且亦可达到高阶组体可靠度的互连系统。

发明内容

本发明的目的为提供一种半导体组体，其中半导体芯片通过多个凸块连接至第一布线结构。该第一布线结构具有高绕线密度，并作为半导体芯片的第一级互连，使得信号具连续性及完整性。接着，第一布线结构连接至嵌有弯翘平衡件的第二布线结构。由于弯翘平衡件为具有高弹性模数的材料，故可平衡热循环期间因CTE不匹配所引起的局部热-机械应力，以抑制第一布线结构及覆晶组体的翘曲及弯曲，因而确保生产合格率及组体可靠度。

依据上述及其他目的，本发明提供一种半导体组体，其包括：一半导体芯片；一第一布线结构，其包括交替形成的至少一介电层及至少一导电层，其中该半导体芯片通过多个凸块电性连接至该第一布线结构；以及一第二布线结构，其包括：一弯翘平衡件，其具有一顶面、一底面及一外围侧壁；一核心层，其具有一顶面及一底面，并侧向环绕该弯翘平衡件的该外围侧壁；一顶部增层，其设置于该弯翘平衡件与该核心层的顶面上方；以及一底部增层，其设置于该弯翘平衡件与该核心层的底面下方，并通过该弯翘平衡件与该核心层的至少一者电性连接至该顶部增层。该第一布线结构通过多个连接点电性连接至该第二布线结构，其中该多个连接点重叠于该弯翘平衡件上方，且该多个凸块重叠于该第一布线结构上方。

本发明的上述及其他特征与优点可通过下述优选实施例的详细叙述更加清楚明了。

附图说明

参考随附图式，本发明可通过下述优选实施例的详细叙述更加清楚明了，其中：

图1为现有覆晶组体的剖视图；

图2为本发明第一实施例中，第一布线结构形成于牺牲载板上的剖视图；

图3为本发明第一实施例中，弯翘平衡件的剖视图；

图4为本发明第一实施例中，图3结构上提供核心层的剖视图；

图5为本发明第一实施例中，图4结构上提供顶部增层及底部增层以完成第二布线结构制作的剖视图；

图6为本发明第一实施例中，图2结构连接至图5第二布线结构的剖视图；

图7为本发明第一实施例中，图6结构上提供底胶的剖视图；

图8为本发明第一实施例中，图7结构移除牺牲载板后以完成互连基板制作的剖视图；