[发明专利]一种半导体器件的形成方法

说明书

本发明公开一种半导体器件的形成方法，包括：形成第一阻隔层；在第一组合区和第二组合区的交界处，形成第二阻隔层；以第二阻隔层为掩模，在第二阻隔层两侧的介质层中形成位于拉栅极结构上的第一栅接触开口；以第一阻隔层和第二阻隔层为掩模在介质层中形成位于第一延伸区上的第一插塞开口；去除第二阻隔层；在介质层中形成位于第二延伸区和第三延伸区上的第二插塞开口和位于传输栅极结构上的第二栅接触开口。本申请,避免了第一组合区上的第一插塞和第二组合区上的第一插塞短路,定义第二插塞开口位置的第一阻隔层、以及第二阻隔层在位置上相互不受到限制，有利于降低工艺难度。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件的形成方法。

背景技术

为了顺应摩根定律的发展，并且满足人们对各种电子产品拥有更小的体积，占用更小的空间，更加便于携带和操作的要求，半导体生产制造技术正在以高集成度、低功耗、高性能为目标快速发展。目前的半导体产业中，集成电路产品主要可以分为三大类型：数字电路、模拟电路、数模混合电路，其中，存储器是数字电路中的一个非常重要的类型。近年来，随着半导体工艺的发展，在存储器方面已经开发出了随机存取存储器等数据存储功能强大的存储器。而静态随机存取存储器(Static Random-Access Memory，SRAM)作为随机存取存储器的代表，因其只要保持通电，里面储存的数据就可以恒常保持的特点被广泛应用在各个领域中。

此外，为了不断提高电流对半导体电路的驱动能力，并进一步抑制短沟道效应，半导体器件已从传统的单栅平面器件发展到多栅三维器件，例如鳍式场效应晶体管(FinFET)。在FinFET工艺流程的中段制程(Middle-End-Of-Line，MEOL)中，会利用插塞实现器件连接。但是随着器件尺寸的减小，插塞之间的距离也会减小，很容易发生短路，影响器件性能。且在定义插塞开口的位置时，对形成的阻隔层的位置要求较高，工艺难度较高。

发明内容

本发明的目的在于解决现有技术中，半导器件性能不佳且工艺难度较高的问题。本发明提供了一种半导体器件的形成方法，可降低工艺的复杂程度，提高半导体器件的性能。

为解决上述技术问题，本发明的实施方式公开了一种半导体器件的形成方法，包括：提供基底，所述基底包括单元区，所述单元区包括第一组合区和与所述第一组合区中心对称的第二组合区，所述第一组合区和所述第二组合区均包括沿第一方向延伸的第一延伸区、第二延伸区和第三延伸区，所述第二延伸区和所述第三延伸区在第二方向上位于所述第一延伸区两侧，所述第二方向与所述第一方向垂直；在所述第一组合区和所述第二组合区上，形成位于所述第一延伸区和所述第二延伸区之间的传输栅极结构、以及位于所述第一延伸区和所述第三延伸区之间的拉栅极结构；在所述基底上形成覆盖所述传输栅极结构和所述拉栅极结构的介质层；在所述第一组合区和所述第二组合区的部分所述介质层上形成第一阻隔层，各所述第一阻隔层覆盖所述单元区边缘的所述第一延伸区并延伸至所述第二延伸区上；在所述第一组合区和所述第二组合区的交界处，形成覆盖所述第一延伸区上部分所述介质层的第二阻隔层；以所述第二阻隔层为掩模，在所述第二阻隔层两侧的所述介质层中形成位于所述拉栅极结构上的第一栅接触开口；以所述第一阻隔层和所述第二阻隔层为掩模在所述介质层中形成位于所述第一延伸区上的第一插塞开口；形成所述第一栅接触开口和所述第一插塞开口之后，去除所述第二阻隔层；去除所述第二阻隔层之后，在所述介质层中形成位于所述第二延伸区和所述第三延伸区上的第二插塞开口，在所述介质层中形成位于所述传输栅极结构上的第二栅接触开口。

可选的，去除所述第二阻隔层之后，在所述第一组合区和所述第二组合区上均形成第三阻隔层和第四阻隔层,所述第三阻隔层位于所述第二延伸区的部分所述介质层上,所述第四阻隔层位于所述第三延伸区的部分所述介质层上；以所述第一阻隔层、所述第三阻隔层和所述第四阻隔层为掩模，在所述介质层中形成位于所述第二延伸区和所述第三延伸区上的所述第二插塞开口；形成所述第二插塞开口之后，去除所述第一阻隔层、所述第三阻隔层和所述第四阻隔层。