[发明专利]用于静电防护的晶体管结构及其制造方法

说明书

本发明公开了一种用于静电防护的晶体管结构及其制造方法，晶体管结构包括：衬底；形成于衬底上部的漂移区；形成于衬底表面的多个场氧化层；形成于衬底上部的第一P型阱区；形成于漂移区上部的依次隔开的第一N型阱区、第二P型阱区和第二N型阱区；形成于衬底表面上的且覆盖部分第一P型阱区的多晶硅层；形成于第一P型阱区中的第一P+区域和第一N+区域；以及分别形成于第一N型阱区和第二N型阱区中的第二P+区域和第二N+区域，和形成与第一N型阱区和第二N型阱区之间的第三P型阱区。本发明可以保证在ESD电压来临时器件SCR路径中寄生的PNP结构先开启，消除了器件内部的基区扩展效应，使得器件在超快静电脉冲下仍具有有效的防护作用。

技术领域

本发明涉及半导体领域，具体涉及一种用于静电防护的晶体管结构及其制造方法。

背景技术

静电放电ESD(Electro-Static Discharge)是日常生活中的常见现象，虽不易被人体感知，却会对集成电路产品造成严重威胁。对于高压CMOS或高压BCD（Bipolar CMOSDMOS，双极性CMOS DMOS）工艺，其广泛的用于制造电源管理、高压驱动以及汽车电子等领域的集成电路产品中。而这类集成电路产品往往工作在大电流、大电压、强电磁干扰环境下，ESD防护器件会出现低鲁棒性、误触发等问题，需要高可靠、高鲁棒性的ESD解决防护方案。

静电放电现象的模式通常分为几种：HBM（人体放电模式），MM（机器放电模式），CDM（组件充电放电模式）。相比于HBM，MM是带静电的机器触碰到芯片某管脚然后对地放电，CDM是自身带静电荷的芯片某管脚接触到地，从而引起芯片内部的静电荷转移到地的ESD模式。由于MM和CDM模式下的放电回路总电阻很小，因此波形的上升速度非常快，尤其对于CDM放电，约为0.2~0.4ns，脉冲持续时间约为5ns。

如图1所示，为传统的LDMOS（Lateral Double Diffused MOS Transistor，横向双扩散绝缘栅场效应晶体管）的结构图，主要包括：衬底101和位于衬底101上部的P型阱区103和漂移区102，在漂移区102上部形成有N型阱区104，在P型阱区103中形成有P+区域105和第一N+区域106，在N型阱区104中形成有第二N+区域107，在衬底101表面形成有第一栅氧层111、第二栅氧层112和场板121，场板121位于第一N+区域106和第二N+区域107之间。P+区域105、第一N+区域106和场板121连接阴极，第二N+区域107连接阴极。在此结构基础上，当ESD脉冲来临时，LDMOS器件寄生NPN管存在开启的非均匀性问题，会导致局部电流聚积，电子电流密度超过漂移区杂质浓度后，电场峰值转移到近漏端，LDMOS内部发生内部kirk（基区扩展效应），局部过热失效。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

发明内容

为了解决上述技术问题，本发明提供了一种用于静电防护的晶体管结构及其制造方法，可以保证在ESD电压来临时器件SCR路径中寄生的PNP结构先开启，消除了器件内部的基区扩展效应，使得器件在超快静电脉冲下仍具有有效的防护作用。

根据本发明提供的一种用于静电防护的晶体管结构，包括：衬底；形成于所述衬底上部的漂移区；形成于所述衬底表面的多个场氧化层；形成于所述衬底上部的第一P型阱区；形成于所述漂移区上部的依次隔开的第一N型阱区、第二P型阱区和第二N型阱区；形成于所述衬底表面上的且覆盖部分所述第一P型阱区的多晶硅层；形成于所述第一P型阱区中的第一P+区域和第一N+区域；以及分别形成于所述第一N型阱区和所述第二N型阱区中的第二P+区域和第二N+区域，其中，所述晶体管结构还包括形成与所述第一N型阱区和所述第二N型阱区之间的第三P型阱区。

优选地，所述第二P阱与所述第三P阱区位于同一竖直方向，且所述第二P阱与所述第三P阱的深度不同、宽度不同。

优选地，所述第一P+区域嵌入于所述第一N+区域中。

优选地，所述第一P+区域的版图形状为圆形。