[发明专利]一种数字电路局部时钟网络SPICE网表的生成方法在审
申请号: | 202010396905.0 | 申请日: | 2020-05-12 |
公开(公告)号: | CN111553120A | 公开(公告)日: | 2020-08-18 |
发明(设计)人: | 杨自锋;陈彬;郭超;杨晓东 | 申请(专利权)人: | 北京华大九天软件有限公司 |
主分类号: | G06F30/327 | 分类号: | G06F30/327;G06F30/367 |
代理公司: | 北京德崇智捷知识产权代理有限公司 11467 | 代理人: | 王金双 |
地址: | 100102 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 数字电路 局部 时钟 网络 spice 生成 方法 | ||
1.一种数字电路局部时钟网络SPICE网表的生成方法,其特征在于,包括以下步骤,
1)从根节点到指定叶节点进行遍历,标记该路径上的节点为合法节点;
2)回溯非指定叶节点至所述合法节点的子节点,并移除冗余节点;
3)处理寄生参数信息,将与待移除节点的耦合电容转化为对地电容。
2.根据权利要求1所述的数字电路局部时钟网络SPICE网表的生成方法,其特征在于,在所述步骤1)之前,还包括,
读入设计文件,根据时序信息和所述设计文件的连接关系建立时序连接图;
深度遍历所述连接图得到所述根节点到所有叶节点的路径。
3.根据权利要求2所述的数字电路局部时钟网络SPICE网表的生成方法,其特征在于,所述设计文件包括网表.v,标准单元时序库文件.lib,寄生参数文件.spef。
4.根据权利要求1所述的数字电路局部时钟网络SPICE网表的生成方法,其特征在于,所述步骤2)进一步包括,保留回溯过程中与所述合法节点相连接的一级冗余节点的信息。
5.根据权利要求1所述的数字电路局部时钟网络SPICE网表的生成方法,其特征在于,进一步包括,当电路中存在多路选择器或门控时钟单元时,将其控制管脚设为正确的偏置值。
6.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序运行时执行权利要求1至5任一项所述的数字电路局部时钟网络SPICE网表的生成方法步骤。
7.一种数字电路局部时钟网络SPICE网表的生成设备,其特征在于,包括存储器和处理器,所述存储器上储存有在所述处理器上运行的计算机程序,所述处理器运行所述计算机程序时执行权利要求1至5任一项所述的数字电路局部时钟网络SPICE网表的生成方法步骤。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京华大九天软件有限公司,未经北京华大九天软件有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010396905.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种图形连通区域的快速追踪方法
- 下一篇:有机发光装置