[发明专利]带有电感线圈的集成电路芯片

说明书

带有电感线圈的集成电路芯片，涉及集成电路技术。本发明在同一个基础结构体上设置电感线圈和芯片焊盘，电感线圈绕组围绕芯片焊盘，芯片焊盘位于电感线圈绕组的中央区域。本发明的有益效果是，充分利用了电感绕组的中央区域，有利于芯片的高度集成化和微型化。

技术领域

本发明涉及集成电路技术。

背景技术

芯片片上集成电感常应用在使用电感-电容压控振荡器(LC VCO)的锁相环(PLL)电路，高速信号电路中用于抵消芯片焊盘(PAD)寄生电容效应的T-coil电感，用于增加电路带宽的电感峰化技术的电感，射频电路中使用的电感等。

但是片上集成电感，会占用较大的芯片面积，使得芯片成本增加。

现有技术中，与本专利比较接近的是：

专利1，中华人民共和国专利申请号：201110445564.2，申请公布号：CN103187926A，LC-VCO芯片及其版图布局方法，主要发明点是将电感线圈和RC滤波器的滤波电容结合进行版图布局，参见图1。

专利2，中华人民共和国专利申请号：200510111036.8，公开号：CN1979852A，一种提高电感品质因子的版图结构，主要发明点是在电感线圈版图的衬底与金属层之间增加衬底屏蔽层。与本发明的发明点有较大差别，不详述。

其他传统的芯片集成电感与芯片焊盘皆是分立的两个版图，总的版图面积为两者版图之和。

发明内容

本发明所要解决的技术问题是，提供一种带有电感线圈的集成电路芯片，具有极高的版图面积利用率。

本发明解决所述技术问题采用的技术方案是，带有电感线圈的集成电路芯片，其特征在于，在同一个基础结构体上设置电感线圈和芯片焊盘，电感线圈绕组围绕芯片焊盘，芯片焊盘位于电感线圈绕组的中央区域。

进一步的，所述电感线圈分布于基础结构体的至少两个金属层，并通过导线实现不同金属层之间的换层连接。

进一步的，在基础结构体中，至少有一个复用金属层，电感线圈在同一个复用金属层设置有至少两匝线圈，相邻匝之间通过导线连接。

本发明的有益效果是，充分利用了电感绕组的中央区域，有利于芯片的高度集成化和微型化。

附图说明

图1是第一种现有技术的结构示意图。

图2是本发明的版图布局示意图。

图3是实施例的版图布局示意图。

图4是图3的A--A向剖面示意图。

具体实施方式

本发明将金属层和绝缘层交错重叠的结构体称为基础结构体，焊盘设置在基础结构体上，此系现有技术。

参见图2，本发明将芯片片内集成的电感的电感线圈围绕芯片焊盘(PAD)进行版图布局，以起到节省芯片面积的目的。

图中完整的矩形为芯片焊盘，用于芯片(die)和封装管脚之间电源、地、信号输入输出的互连。芯片焊盘和封装管脚之间，一般使用金线键合(bounding)。

芯片焊盘受到键合工艺等影响，通常占用芯片面积较大。

本发明的电感围绕芯片焊盘进行版图布局，如图2的电感线圈部分。电感线圈的两端分别为信号P、信号N。

信号P、信号N作为电感的两端，接入其他电路模块。即信号P和信号N之间的电感线圈部分等效为电感器件。

电感围绕芯片焊盘进行版图布局，总的版图面积略大于芯片焊盘面积，远小于分立的电感线圈加上分立的芯片焊盘面积。