[发明专利]三维存储组件形成过程中阶梯的蚀刻控制方法

说明书

本文公开了一种三维存储组件和用于控制三维存储组件形成过程中的光阻修整速率的方法。在一实施例，该方法包括，在基底上形成绝缘体叠层，沿着第一方向测量第一修整标记与该光阻层之间的第一距离，以及沿着第一方向修整光阻层。该方法还包括使用修整后的光阻层作为蚀刻掩模蚀刻绝缘体叠层以形成阶梯，使用第一修整标记作为蚀刻掩模形成第二修整标记，以及测量第二修整标记和修整后的光阻层之间的第二距离，将第一距离与第二距离进行比较，以确定实际光阻修整速率与估计的光阻修整速率之间的差值，以及基于上述差值调整光阻修整参数。

本申请是申请日为2018年03月02日，发明名称为“三维存储组件形成过程中阶梯的蚀刻控制方法”，申请号为201880005225.2的专利申请的分案申请。

相关申请的交叉引用

本申请要求享有于2017年3月8日提交的中专利申请No.201710134787.4的优先权，其全部内容通过引用的方式并入本文。

技术领域

本揭露是关于一种三维存储组件，以及控制三维存储组件形成过程中的光阻(PR)修整速率的方法。

背景技术

通过改进工艺技术、电路设计、算法和制造工艺等，使得平面存储单元可以缩小至更小的尺寸。然而，随着存储单元的尺寸接近极限，平面存储单元的工艺和制造技术变得具有挑战性，且制作成本也逐渐提高。因此，平面记忆单元的储存密度已经逐渐接近上限。

三维(3D)存储结构可以解决平面存储单元中的密度限制。三维存储结构包括存储数组，以及外围设备，该外围设备用于控制传输至存储数组的信号以及存储数组的输出信号。

发明内容

本文的各实施例揭露了三维存储结构及其制造方法。

根据本揭露的一些实施例，本揭露提供一种控制光阻(PR)修整工艺中的PR修整速率的方法，包括：在基底的第一区域上方形成PR层，形成第一修整标记在与第一区域相邻的第二区域中。该方法还包含沿着与基底的顶面平行的第一方向，测量第一修整标记与PR层之间的第一距离，以确定PR修整工艺中沿着第一方向的实际PR修整速率，将沿着第一方向的实际PR修整速率与沿着第一方向的估计PR修整速率进行比较，以确定沿着第一方向的实际PR修整速率与沿着第一方向的估计PR修整速率之间的第一差值，以及基于第一差值，调整PR修整工艺中的一个或多个PR修整参数。

在一些实施例中，第一修整标记系由第二区域内的基底图案化所形成。

在一些实施例中，第一修整标记包括突起结构和凹陷结构中的一者或多者。

在一些实施例中，第一修整标记的形状包括矩形、圆形、不规则形状、正方形及其组合。

在一些实施例中，此方法还包括：在第二区域上形成第二修整标记，沿着平行基底的顶面的第二方向，测量第二修整标记与PR层之间的第二距离，以确定PR修整工艺中沿着第二方向的实际PR修整速率。将沿着第二方向的实际PR修整速率与沿着第二方向的估计PR修整速率进行比较，以确定沿着第二方向的实际PR修整速率与沿着第二方向的估计PR修整速率之间的第二差值，以及基于第二差值，调整PR修整工艺中的一个或多个PR修整参数。

在一些实施例中，第一方向和第二方向彼此不同。

在一些实施例中，第二修整标记和第一修整标记通过相同的图案化工艺形成。

在一些实施例中，第二修整标记和第一修整标记具有相同或不同的形状

在一些实施例中，第二区域包括平面和三维表面中的一者或多者。