[发明专利]基于单条进位链的直接比较型FPGA-ADC装置

说明书

本发明提供了一种基于单条进位链的直接比较型FPGA‑ADC装置，涉及医学影像设备技术领域，包括标定信号发生器、低通滤波电路、比较器、时钟发生器、进位链时间测量模块、细时间编码电路、粗时间计数器、非线性修正电路和脉冲宽度计算电路等。时钟发生器产生采样时钟，经过低通滤波电路后与输入模拟信号通过FPGA内部比较器进行比较，得到待测脉冲。待测脉冲的宽度可近似与输入模拟信号的幅度成正比，测量其脉宽即可完成模数变换。本发明基于FPGA芯片逻辑代码和片外简单阻容离散器件（低通滤波器），能实现低成本、低功耗、高集成度以及高性能的百兆量级采样率的ADC，对整个探测器甚至PET系统具有较大的意义。

技术领域

本发明涉及一种基于SIPM的PET探测器，尤其一种基于单条进位链的直接比较型FPGA-ADC装置，属医学影像设备于技术领域。

背景技术

目前正电子发射计算机断层显像(positron emission tomography，PET)系统在癌症前期检测中起到越来越大的作用，而基于硅光电倍增管(Silicon Photomultiplier,SiPM)探测器件由于其良好的能量和时间分辨率以及磁兼容性能越来越多地应用在PET系统中。基于SiPM的PET探测器的原理是利用SiPM将探测器晶体模块捕获的高能Gamma光子转化成的低能可见光信号通过光电效应进而转化为模拟电信号，并利用模拟调理电路将模拟电信号进行放大成形，再利用能量测量装置和时间测量装置(Time-Digital Converter,TDC)得到该电信号的能量和达到时间信息，然后利用后端的符合判选等方法筛选出有效信号。由于PET探测器通道数很多，设计低成本、低功耗和高性能的能量测量装置是PET探测器电子学系统设计的关键之一。

然而当前能量测量装置基本都是基于商用ADC芯片实现模数变换，然后将得到的数字化信息送入现场可编程逻辑门阵列(Field Program Gate Array，FPGA)芯片中利用能量积分算法完成，由于PET探测器通道数很多，需要使用较多数量的商用ADC芯片实现，这会提高系统成本和带来较大功耗，严重限制电子学系统集成度。换言之，其ADC成本高、功耗大等缺陷不利于多通道集成。

基于此，做出本申请。

发明内容

为了解决现有技术中存在的上述缺陷，本发明提供了一种基于单条进位链的直接比较型FPGA-ADC装置。

为了实现上述目的，本发明采取的技术方案如下：

一种基于单条进位链的直接比较型FPGA-ADC装置，包括标定信号发生器、低通滤波电路、比较器、时钟发生器、进位链时间测量模块、细时间编码电路、粗时间计数器、非线性修正电路和脉冲宽度计算电路等。时钟发生器产生采样时钟，经过低通滤波电路后与输入模拟信号通过FPGA内部比较器进行比较，得到待测脉冲。待测脉冲的宽度可近似与输入模拟信号的幅度成正比，测量其脉宽即可完成模数变换。

为了提高时间测量动态范围，采用粗细时间相结合的时间内插方式。

待测脉冲信号进入FPGA内部进位链，进位链的进位单元包含抽头，每个抽头对应一个触发器单元。进位链的抽头使用各自的触发器链锁存得到抽头状态电平。

待测脉冲前后沿在不同时刻进位链抽头上的状态不同，通过编码电路对各抽头状态进行编码即可得到待测脉冲信号前后沿的细时间戳信息。本发明利用同一个进位链同时标记待测脉冲前后沿时间状态信息。利用粗时间计数器可以得到待测信号前后沿的粗时间戳信息，然后通过打包逻辑对粗细时间戳进行合并即可获得待测信号前后沿的时间信息。后沿时间减去前沿时间即可得到脉冲信号宽度。