[发明专利]一种隧穿晶体管的漏端负交叠区自对准制备方法

说明书

本发明公开了一种隧穿场效应晶体管的自对准栅漏负交叠区自对准制备方法，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。该方法在隧穿晶体管栅两侧设计不对称侧墙的结构，其中栅靠近源端的一侧为薄侧墙，栅靠近漏端的一侧为厚侧墙。本发明合理利用了标准CMOS工艺中存在的薄侧墙与厚侧墙，将源端薄侧墙作为晶体管源区注入的硬掩模，而漏端厚侧墙作为晶体管漏区注入的硬掩模，没有引入特殊材料与特殊工艺，实现了对隧穿场效应晶体管(TFET)双极效应的抑制，同时优化了器件涨落特性。可以保证TFET能与标准CMOS器件混片集成，实现更为复杂多元的电路功能。

技术领域

本发明属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域，具体涉及一种隧穿晶体管的漏端负交叠区的设计与制备。

背景技术

随着集成电路的不断发展，器件特征尺寸不断减小，芯片功耗密度不断增加，电路功耗逐渐成为限制集成电路等比例缩小的重要因素。为了降低电路功耗，较好的方法是降低电源电压。然而MOSFET的亚阈值斜率受限于热电势，在室温下不能低于60mV/dec，在维持一定驱动能力的情况下，进一步降低电源电压会导致器件泄漏电流指数上升，带来额外的功耗代价，在器件进入纳米尺度后影响尤其严重。而隧穿场效应晶体管(TFET)利用带带隧穿机制，摆脱了热电势的限制，能实现超陡的亚阈值斜率，能在低压下实现高的电流开关比，被认为是未来有可能取代MOSFET的低功耗器件。

TFET是一个受栅控制的反偏P-I-N结，它有着低关态电流，陡亚阈值斜率等特点，且能与传统CMOS工艺兼容。然而考虑到TFET独特的器件结构与电学特性，TFET的工艺制备需要在传统CMOS工艺上加以改进。其中对TFET器件电学性能影响较大的一种特性是双极效应。它是指当器件施加反偏栅电压时器件会在漏端发生额外的隧穿，引入额外的双极电流。这有可能会带来器件的泄漏电流提升，开关比下降等问题。传统抑制双极效应的方法是将漏端注入框平移，使沟道与漏端之间保留一部分的本征区，称之为栅漏负交叠区(underlap区)。然而这种方法会使器件掺杂严重依赖于光刻精度，会引入额外的涨落源，不利于器件一致性，影响TFET器件的大规模集成应用。并且使用这种方法后续不利于对器件进行金属硅化物处理，从而影响器件接触，也不利于杂质分凝等技术的使用。因此，如何自对准地实现栅漏underlap区，优化双极效应的同时维护器件一致性，成为常规TFET器件设计上一个急需解决的问题。

发明内容

本发明的目的在于提出一种隧穿场效应晶体管的自对准栅漏负交叠区自对准制备方法。该方法有效利用了标准CMOS IC工艺中现有的工艺，能有效抑制器件双极效应并维持器件一致性，还有利于金属硅化物等先进工艺的引入使用。

一种隧穿晶体管的漏端负交叠区自对准结构制备方法，其特征是，包括以下步骤：

(1)衬底准备，有源区的隔离，阱掺杂与衬底预注入；

(2)生长栅介质材料，继而生长栅材料；

(3)通过光刻与刻蚀，形成栅图形；

(4)在栅图形边缘生长薄侧墙；

(5)在栅图形边缘继续生长厚侧墙；

(6)去除靠近源端的栅厚侧墙，保留源端栅薄侧墙；

(7)以光刻胶与漏端栅厚侧墙为掩模，离子注入形成器件的漏；

(8)以光刻胶与源端栅薄侧墙为掩模，离子注入另一种掺杂类型的杂质，形成器件的源；

(9)高温退火激活杂质，然后进入同CMOS一致的后道工序，包括淀积钝化层、开接触孔以及金属化，即可制得所述的具有漏端负交叠区自对准结构的隧穿场效应晶体管。