[发明专利]封装结构、封装结构的制作方法以及量子处理器

说明书

本发明公开了一种封装结构、封装结构的制作方法以及量子处理器。其中，该封装结构，包括：基底；共面波导，包括间隔设置在基底表面上的两个地线和信号线，信号线位于两个地线之间；空气悬梁桥，一端与一个地线连接，另一端与另一个地线连接，且空气悬梁桥与信号线的远离基底的表面之间具有间隔；至少一个补偿结构，至少一个补偿结构位于基底的表面上。本发明缓解了由于空气悬梁桥造成的介质损耗的技术问题。

技术领域

本发明涉及量子芯片领域，具体而言，涉及一种封装结构、封装结构的制作方法以及量子处理器。

背景技术

在超导量子计算芯片领域，基于空气悬梁桥(Air bridge)的3D集成已经是超导封装结构的常规方案。现有技术中，大多借助于光刻胶热熔法和去胶工艺，在共面波导(Coplanar Waveguide,简称CPW)两端加工出拱桥形结构悬空的Air bridge，以此来连接两端的地线，从而实现封装结构的3D封装方案。

基于Air bridge的3D集成可以在平面型芯片上发展3D型布线结构，提高多量子比特的集成度。另外，还可以抑制CPW的高阶模与多比特间的信号串扰，提高器件信噪比。

但是，引入越多的Air bridge将会增加能量损耗，从而会显著降低CPW的Qi值，进而影响整个封装结构的性能。

经过理论与实验分析，确认损耗的来自于Air bridge表面附着的介质损耗。由于Air bridge在加工成形过程中不可避免的需要借助于光刻胶的热熔变形，这种光刻胶的热熔工艺将在Air bridge表面留下一层较难清除的介质层，因此，加工的Air bridge的介质损耗较高。

当前已知的技术，一般通过调节空气悬梁桥本身的高度、尺寸、工艺流程来降低其对CPW Qi的影响，但是，未发现其他的降低介质损耗以降低对Qi影响的方案。

针对上述的问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种封装结构、封装结构的制作方法以及量子处理器，以至少缓解由于空气悬梁桥造成的介质损耗的技术问题。

根据本发明实施例的一个方面，提供了一种封装结构，包括：基底；共面波导，包括间隔设置在基底表面上的两个地线和信号线，所述信号线位于所述两个地线之间；空气悬梁桥，一端与一个所述地线连接，另一端与另一个所述地线连接，且所述空气悬梁桥与所述信号线的远离所述基底的表面之间具有间隔；补偿结构，至少一个补偿结构，至少一个所述补偿结构位于所述基底的表面上。

可选地，至少一个所述补偿结构位于所述基底的表面上和所述共面波导的表面上。

可选地，至少一个所述补偿结构位于所述基底的表面上和所述空气悬梁桥的表面上。

可选地，至少一个所述补偿结构位于所述基底的表面上、所述共面波导的表面上以及所述空气悬梁桥的表面上。

可选地，所述补偿结构有多个，其中，至少一个所述补偿结构位于所述共面波导的表面上且不位于所述基底的表面上。

可选地，所述补偿结构有多个，其中，至少一个所述补偿结构位于所述共面波导的表面上和所述空气悬梁桥的表面上，且不位于所述基底的表面上。

可选地，所述补偿结构有多个，至少一个所述补偿结构仅位于所述空气悬梁桥的表面上。

可选地，所述补偿结构位于所述地线的侧壁上和/或所述信号线的侧壁上。

可选地，所述补偿结构位于所述地线和所述信号线之间的间隔中。

可选地，所述补偿结构的裸露表面为曲面。

可选地，所述补偿结构的裸露表面在预定方向上的截面形状为半椭圆形或半圆形，所述预定方向为所述封装结构的厚度方向。