[发明专利]半导体存储器装置及其制造方法

权利要求书

1.一种半导体存储器装置，包括：

堆叠结构，包括在半导体衬底上被堆叠为彼此间隔开的用于局部线路的多个导电层，所述半导体衬底由单元区域和缩小区域限定，其中用于局部线路的所述多个导电层在所述缩小区域中以阶梯结构被堆叠；以及

多个接触插塞，形成以穿透所述缩小区域中的所述堆叠结构，所述多个接触插塞分别对应于用于局部线路的所述多个导电层，

其中所述多个接触插塞中的每个接触插塞包括水平突出的突出部分，并且所述突出部分连接到用于局部线路的所述多个导电层之中的对应的用于局部线路的导电层。

2.根据权利要求1所述的半导体存储器装置，其中所述多个接触插塞中的每个接触插塞的所述突出部分延伸并突出到所述对应的用于局部线路的导电层的端部。

3.根据权利要求2所述的半导体存储器装置，其中所述多个接触插塞中的每个接触插塞的所述突出部分连接到所述对应的用于局部线路的导电层的所述端部的上表面。

4.根据权利要求2所述的半导体存储器装置，其中所述多个接触插塞中的每个接触插塞的所述突出部分的下表面连接到所述对应的用于局部线路的导电层的所述端部的上表面。

5.根据权利要求2所述的半导体存储器装置，其中所述多个接触插塞中的每个接触插塞对应于用于局部线路的导电层，用于局部线路的所述导电层在由所述接触插塞穿透的用于局部线路的多个导电层之中被设置在最上部，

其中所述多个接触插塞的中的每个接触插塞的所述突出部分连接到设置在所述最上部处的用于局部线路的所述导电层。

6.根据权利要求1所述的半导体存储器装置，进一步包括用于间隔件的绝缘层，用于间隔件的所述绝缘层形成在所述多个接触插塞和用于局部线路的所述多个导电层彼此交叉的区域中的所述多个接触插塞的侧壁上。

7.根据权利要求6所述的半导体存储器装置，其中用于间隔件的所述绝缘层将所述多个接触插塞的所述侧壁与用于局部线路的所述多个导电层分离。

8.根据权利要求1所述的半导体存储器装置，进一步包括设置在所述堆叠结构之下的外围电路结构，

其中所述多个接触插塞连接到与所述外围电路结构连接的多个金属线路。

9.根据权利要求8所述的半导体存储器装置，其中所述外围电路结构包括行解码器。

10.一种半导体存储器装置，包括：

外围电路结构，形成在半导体衬底上；

存储器单元阵列，形成在所述外围电路结构上方；以及

多个接触插塞，穿透所述存储器单元阵列的缩小区域，所述多个接触插塞连接到所述外围电路结构的多个金属线路，

其中所述存储器单元阵列包括在所述缩小区域中以阶梯结构被堆叠的用于局部线路的多个导电层，

其中所述多个接触插塞中的每个接触插塞包括水平突出的突出部分，并且所述突出部分连接到用于局部线路的所述多个导电层之中的对应的用于局部线路的导电层。

11.根据权利要求10所述的半导体存储器装置，其中所述多个接触插塞中的每个接触插塞的所述突出部分延伸并突出到所述对应的用于局部线路的导电层的端部。

12.根据权利要求11所述的半导体存储器装置，其中所述多个接触插塞中的每个接触插塞的所述突出部分的下表面连接到所述对应的用于局部线路的导电层的所述端部的上表面。

13.根据权利要求10所述的半导体存储器装置，进一步包括用于间隔件的绝缘层，用于间隔件的所述绝缘层形成在所述多个接触插塞和用于局部线路的所述多个导电层彼此交叉的区域中的所述多个接触插塞的侧壁上。