[发明专利]阵列基板及其制备方法、显示面板

权利要求书

1.一种阵列基板，其特征在于，包括：

衬底；

有源层，设置于所述衬底上；所述有源层包括第一导体化区域和第二导体化区域，所述第一导体化区域包括导体化部分和空白部分；

栅极绝缘层，设置于所述有源层上，所述栅极绝缘层刻蚀形成有过孔；

金属层，设置于所述栅极绝缘层上，所述金属层图案化形成有源极、栅极和漏极，所述源极和漏极穿过所述过孔与所述有源层连接；

其中，在所述金属层图案化时，所述有源层被刻蚀形成有空白部分，在所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度，所述第一导体化区域和所述第二导体化区域接触，且所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值。

2.如权利要求1所述的阵列基板，其特征在于，所述导体化部分包括与源极连接的第一导体化部分、以及与漏极连接的第二导体化部分，所述第一导体化部分的宽度大于空白部分的宽度，所述第二导体化部分的宽度等于所述空白部分的宽度。

3.如权利要求1所述的阵列基板，其特征在于，所述导体化部分包括与源极连接的第一导体化部分、以及与漏极连接的第二导体化部分，所述第一导体化部分的宽度等于空白部分的宽度，所述第二导体化部分的宽度大于所述空白部分的宽度。

4.如权利要求1所述的阵列基板，其特征在于，所述导体化部分包括与源极连接的第一导体化部分、以及与漏极连接的第二导体化部分，所述第一导体化部分的宽度大于空白部分的宽度，所述第二导体化部分的宽度大于所述空白部分的宽度。

5.如权利要求4所述的阵列基板，其特征在于，所述第一导体化部分的形状包括正方形和梯形中的一种，所述空白部分的形状包括正方形和三角形中的一种。

6.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括遮光层，所述遮光层刻蚀形成有遮光板和第一电容极板，所述金属层刻蚀形成有第二电容极板，所述第一电容极板与所述第二电容极板形成有存储电容。

7.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括氧化铟锡层，所述氧化铟锡层刻蚀形成有第一电容极板，所述金属层刻蚀形成有第二电容极板，所述第一电容极板与所述第二电容极板形成有存储电容。

8.如权利要求1所述的阵列基板，其特征在于，所述预设值的范围为所述导体化部分的宽度的三分之一至三分之二。

9.一种阵列基板制备方法，其特征在于，包括：

提供衬底；

在所述衬底上形成有源层；

在所述有源层上形成栅极绝缘层；

对所述栅极绝缘层进行第一次刻蚀形成过孔；

根据所述过孔的位置，对所述有源层进行第一次导体化形成第一导体化区域；所述第一导体化区域包括导体化部分和空白部分，所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度；

在所述栅极绝缘层上形成金属层，并刻蚀所述金属层形成源极、漏极和栅极；

对所述栅极绝缘层进行第二次刻蚀得到栅极绝缘层图案；

对有源层进行第二次导体化形成第二导体化区域；所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值；

在所述金属层上形成钝化层。

10.一种显示面板，其特征在于，包括：

阵列基板，所述阵列基板包括衬底、有源层、栅极绝缘层、金属层，所述有源层设置于所述衬底上；所述有源层包括第一导体化区域和第二导体化区域，所述第一导体化区域包括导体化部分和空白部分；所述栅极绝缘层设置于所述有源层上，所述栅极绝缘层刻蚀形成有过孔；所述金属层设置于所述栅极绝缘层上，所述金属层图案化形成有源极、栅极和漏极，所述源极和漏极穿过所述过孔与所述有源层连接；其中，在所述金属层图案化时，所述有源层被刻蚀形成有空白部分，在所述导体化部分与所述空白部分接触的区域，所述导体化部分的宽度大于所述空白部分的宽度，所述第一导体化区域和所述第二导体化区域接触，且所述第一导体化区域和所述第二导体化区域接触的区域的宽度，等于所述导体化部分与所述空白部分的宽度的差值，所述导体化部分的宽度与所述空白部分的宽度的差值大于预设值；

像素电极层，设置于所述阵列基板上；

像素定义层，设置于所述像素电极层上；

发光材料层，设置于所述像素定义层定义出的像素区域；

公共电极层，设置于所述发光材料层上；

封装层，设置于所述公共电极层上。