[发明专利]半导体存储器装置在审

专利信息
申请号: 202010411124.4 申请日: 2020-05-15
公开(公告)号: CN112802894A 公开(公告)日: 2021-05-14
发明(设计)人: 李东旭;梁海昌 申请(专利权)人: 爱思开海力士有限公司
主分类号: H01L29/47 分类号: H01L29/47;H01L27/11568;H01L27/11582
代理公司: 北京三友知识产权代理有限公司 11127 代理人: 刘久亮;黄纶伟
地址: 韩国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 存储器 装置
【权利要求书】:

1.一种半导体存储器装置,该半导体存储器装置包括:

层叠结构;以及

沟道结构,所述沟道结构穿过所述层叠结构,

其中,所述沟道结构包括穿过所述层叠结构的沟道层和围绕所述沟道层的存储器层,

所述层叠结构包括接触所述沟道层的源极选择栅极,并且

所述沟道层和所述源极选择栅极被配置为形成肖特基结。

2.根据权利要求1所述的半导体存储器装置,该半导体存储器装置还包括:

源极层,所述层叠结构位于所述源极层上。

3.根据权利要求1所述的半导体存储器装置,其中,被包括在所述沟道层中的材料的功函数大于被包括在所述源极选择栅极中的材料的功函数。

4.根据权利要求3所述的半导体存储器装置,其中,所述源极选择栅极包括铁Fe、铬Cr、钼Mo、铜Cu、钴Co、金Au、钯Pd、镍Ni、铂Pt、单硅化钴CoSi、单硅化镍NiSi、单硅化钨WSi和单硅化铂PtSi中的至少一种。

5.根据权利要求1所述的半导体存储器装置,其中,在所述沟道层中形成接触所述源极选择栅极的耗尽区。

6.根据权利要求1所述的半导体存储器装置,其中,所述沟道层包括N型掺杂多晶硅。

7.根据利要求1所述的半导体存储器装置,

其中,所述层叠结构还包括接触所述沟道层的漏极选择栅极,并且

其中,所述沟道层和所述漏极选择栅极形成肖特基结。

8.根据权利要求2所述的半导体存储器装置,其中,所述源极层包括N型掺杂多晶硅。

9.一种半导体存储器装置,该半导体存储器装置包括:

层叠结构;以及

沟道结构,所述沟道结构穿过所述层叠结构,

其中,所述沟道结构包括穿过所述层叠结构的沟道层和围绕所述沟道层的存储器层,

所述层叠结构包括接触所述沟道层的漏极选择栅极,并且

所述沟道层和所述漏极选择栅极被配置为形成肖特基结。

10.根据权利要求9所述的半导体存储器装置,该半导体存储器装置还包括:

位线,所述位线电联接到所述沟道结构。

11.根据权利要求9所述的半导体存储器装置,其中,所述存储器层的顶部的水平低于所述漏极选择栅极的底部的水平。

12.根据权利要求9所述的半导体存储器装置,

其中,所述层叠结构还包括彼此交替层叠的栅极图案和绝缘图案,并且

其中,所述漏极选择栅极在垂直方向上的长度大于所述栅极图案在所述垂直方向上的长度。

13.根据权利要求9所述的半导体存储器装置,其中,被包括在所述漏极选择栅极中的材料的功函数大于被包括在所述沟道层中的材料的功函数。

14.根据权利要求13所述的半导体存储器装置,其中,所述漏极选择栅极包括铁Fe、铬Cr、钼Mo、铜Cu、钴Co、金Au、钯Pd、镍Ni、铂Pt、单硅化钴CoSi、单硅化镍NiSi、单硅化钨WSi和单硅化铂PtSi中的至少一种。

15.根据权利要求10所述的半导体存储器装置,

其中,所述沟道结构还包括位于所述位线和所述沟道层之间的导电焊盘,并且

其中,所述导电焊盘包括N型掺杂多晶硅。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202010411124.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top