[发明专利]半导体存储器装置

说明书

一种半导体存储器装置包括：层叠结构；以及沟道结构，其穿过层叠结构，其中，沟道结构包括穿过层叠结构的沟道层和围绕沟道层的存储器层，层叠结构包括接触沟道层的栅极，并且沟道层和栅极形成肖特基结。

技术领域

各种实施方式总体上涉及一种半导体存储器装置，更具体地，涉及一种三维半导体存储器装置。

背景技术

半导体存储器装置可以包括能够存储数据的存储器单元。

根据数据存储和保持方法，半导体存储器装置可以分为易失性半导体存储器装置和非易失性半导体存储器装置。当电源停止时，易失性存储装置可能丢失数据，而非易失性存储装置即使在没有电源的情况下也可以保留存储的数据。

近来，随着便携式电子装置的使用增加，非易失性半导体存储器装置的使用相应地增加。为了便携性和大容量，需要高度集成的大尺寸半导体存储器装置。已经提出了三维半导体存储器装置以增加其集成密度和尺寸。

发明内容

根据一个实施方式，一种半导体存储器装置可以包括：层叠结构；以及沟道结构，其穿过层叠结构，其中，沟道结构包括穿过层叠结构的沟道层和围绕沟道层的存储器层，层叠结构包括接触沟道层的源极选择栅极，并且沟道层和源极选择栅极形成肖特基结。

根据一个实施方式，一种半导体存储器装置可以包括：层叠结构；以及沟道结构，其穿过层叠结构，其中，沟道结构包括穿过层叠结构的沟道层和围绕沟道层的存储器层，层叠结构包括接触沟道层的漏极选择栅极，并且沟道层和漏极选择栅极形成肖特基结。

根据一个实施方式，一种半导体存储器装置可以包括：源极层；层叠结构，其位于源极层上；沟道结构，其穿过层叠结构；以及位线，其电联接到沟道结构，其中，沟道结构包括穿过层叠结构的沟道层和围绕沟道层的存储器层，层叠结构包括接触沟道层的下部的源极选择栅极和接触沟道层的上部的漏极选择栅极，沟道层和源极选择栅极形成肖特基结，并且沟道层和漏极选择栅极形成肖特基结。

附图说明

图1A是示出根据实施方式的半导体存储器装置的示意性立体图；

图1B是图1A所示的半导体存储器装置的截面图；

图1C是图1B的区域A的放大图；

图1D是图1B的区域B的放大图；

图2A是示出根据实施方式的操作半导体存储器装置的方法的时序图；

图2B和图2C是示出根据实施方式的操作半导体存储器装置的方法的截面图；

图3A和图3B是示出根据实施方式的制造半导体存储器装置的方法的截面图；

图4是示出根据本公开的实施方式的存储器系统的配置的框图

图5是示出根据本公开的实施方式的计算系统的配置的框图。

具体实施方式

示出根据本说明书中公开的构思的实施方式的示例的结构或功能描述仅用于描述根据这些构思的实施方式的示例，并且根据这些构思的实施方式的示例可以通过各种形式执行，但是描述不限于本说明书中描述的实施方式的示例。

本文参照作为实施方式(和中间结构)的示例的示意性图示的截面图示来描述实施方式的示例。因此，可以预期由于例如制造技术和/或公差而导致图示形状的变化。因此，实施方式不应被解释为限于本文所示的特定形状，而是可以包括例如由于制造而导致的形状偏差。在附图中，为了清楚起见可能夸大层和区域的长度和尺寸。附图中相同的附图标记表示相同的元件。还应当理解，当一个层被称为位于另一层或基板“上”时，其可以直接位于另一层或基板上，或者也可以存在中间层。还应当注意，在本说明书中，“连接/联接”是不仅指一个组件直接联接另一组件，而且还指通过中间组件间接联接另一组件。