[发明专利]半导体装置和半导体系统

权利要求书

1.一种半导体装置，包括：

内部时钟生成电路，被配置成将通过对时钟信号进行分频而生成的第一分频时钟信号至第四分频时钟信号延迟基于第一码信号和第二码信号而调整的延迟时间以生成第一内部时钟信号至第四内部时钟信号；以及

数据处理电路，被配置成与所述第一内部时钟信号至第四内部时钟信号同步地对准内部数据以生成输出数据，以及被配置成根据读取命令被输入的时间点基于第一命令阻挡信号和第二命令阻挡信号而中断所述输出数据的生成。

2.如权利要求1所述的半导体装置，其中，所述内部时钟生成电路被配置成基于所述第一码信号调整第一延迟时间以及基于所述第二码信号调整第二延迟时间。

3.如权利要求1所述的半导体装置，其中，所述半导体装置被配置成通过在占空比调整操作期间检测所述输出数据的有效时段来生成所述第一码信号和第二码信号。

4.如权利要求1所述的半导体装置，其中，所述内部时钟生成电路包括：

分频电路，被配置成对所述时钟信号进行分频以生成所述第一分频时钟信号至第四分频时钟信号；以及

相位调整电路，被配置成将所述第一分频时钟信号至第四分频时钟信号延迟通过所述第一码信号和第二码信号调整的所述延迟时间以生成所述第一内部时钟信号至第四内部时钟信号。

5.如权利要求4所述的半导体装置，其中，所述相位调整电路包括：

第一相位调整电路，被配置成将所述第一分频时钟信号至第四分频时钟信号延迟第一延迟时间以生成第一延迟时钟信号至第四延迟时钟信号，所述第一延迟时间是根据所述第一码信号调整的；以及

第二相位调整电路，被配置成将所述第一延迟时钟信号至第四延迟时钟信号延迟第二延迟时间以生成所述第一内部时钟信号至第四内部时钟信号，所述第二延迟时间是根据所述第二码信号调整的。

6.如权利要求5所述的半导体装置，还包括：

第一多个电容器，被配置成通过所述第一码信号而被有选择地激活以及设定所述第一相位调整电路的所述第一延迟时间；以及

第二多个电容器，被配置成通过所述第二码信号而被有选择地激活以及设定所述第二相位调整电路的所述第二延迟时间。

7.如权利要求1所述的半导体装置，其中，所述数据处理电路包括：

内部命令生成电路，被配置成与所述时钟信号同步以生成第一内部命令和第二内部命令，所述第一内部命令和第二内部命令中的一个根据所述读取命令被输入到所述内部命令生成电路的时间点而被有选择地使能；

移位电路，被配置成与所述第一分频时钟信号至第四分频时钟信号同步地将所述第一内部命令和第二内部命令移位以生成第一移位信号和第二移位信号；

信号合成电路，被配置成基于所述第一命令阻挡信号和第二命令阻挡信号而合成所述第一移位信号和第二移位信号以生成第一数据阻挡信号至第四数据阻挡信号；以及

数据输出电路，被配置成与所述第一内部时钟信号至第四内部时钟信号同步以从所述内部数据生成所述输出数据，以及被配置成基于所述第一数据阻挡信号至第四数据阻挡信号而从电源电压生成所述输出数据。

8.一种半导体系统，包括：

第一半导体装置，被配置成在占空比调整操作期间检测输出数据的有效时段，以及被配置成生成第一码信号和第二码信号以及第一命令阻挡信号和第二命令阻挡信号；以及

第二半导体装置，被配置成与第一内部时钟信号至第四内部时钟信号同步地从内部数据生成所述输出数据，以及被配置成基于所述第一命令阻挡信号和第二命令阻挡信号而中断所述输出数据的生成，所述第一内部时钟信号至第四内部时钟信号是通过将第一分频时钟信号至第四分频时钟信号延迟基于所述第一码信号和第二码信号调整的延迟时间而生成的。

9.如权利要求8所述的半导体系统，其中，所述第一半导体装置被配置成：在输入到所述第一半导体装置的操作码信号具有预定的逻辑电平组合时执行所述占空比调整操作。