[发明专利]半导体装置和半导体系统

说明书

一种半导体装置包括内部时钟生成电路和数据处理电路。内部时钟生成电路使通过对时钟信号进行分频而生成的第一分频时钟信号至第四分频时钟信号延迟基于第一码信号和第二码信号而调整的延迟时间以生成第一内部时钟信号至第四内部时钟信号。数据处理电路与第一内部时钟信号至第四内部时钟信号同步地对准内部数据以生成输出数据。数据处理电路还根据读取命令被输入的时间点基于第一命令阻挡信号和第二命令阻挡信号中断输出数据的生成。

相关申请的交叉引用

本申请要求于2019年12月4日提交韩国知识产权局的韩国专利申请第10-2019-0160239号的优先权，其整体内容通过引用合并于此。

技术领域

本公开的实施方式涉及执行占空比调整操作的半导体装置，占空比调整操作用于调整内部时钟信号的相位。

背景技术

随着半导体系统被开发用于高速操作，日益需求半导体系统中包括的半导体装置之间的高数据传送速率(或高带宽的数据通信)。作为对该需求的回应，已提出高级技术。例如，可以使用时钟分频技术以高速接收或输出数据。如果时钟信号被分频，则多个多相位时钟信号可以被生成以具有彼此不同的相位。在该情况下，可以使用多个多相位时钟信号使数据并行化或串行化以提高输入到半导体装置或者从半导体装置输出的数据的传送速度。

发明内容

根据一实施方式，一种半导体装置包括内部时钟生成电路和数据处理电路。内部时钟生成电路被配置成使通过对时钟信号进行分频而生成的第一分频时钟信号至第四分频时钟信号延迟基于第一码信号和第二码信号而调整的延迟时间以生成第一内部时钟信号至第四内部时钟信号。数据处理电路被配置成与第一内部时钟信号至第四内部时钟信号同步地对准内部数据以生成输出数据，以及被配置成根据读取命令被输入的时间点基于第一命令阻挡信号和第二命令阻挡信号而中断输出数据的生成。

根据另一实施方式，一种半导体系统包括第一半导体装置和第二半导体装置。第一半导体装置被配置成在占空比调整操作期间检测输出数据的有效时段，以及被配置成生成第一码信号和第二码信号以及第一命令阻挡信号和第二命令阻挡信号。第二半导体装置被配置成与第一内部时钟信号至第四内部时钟信号同步地从内部数据生成输出数据，以及被配置成基于第一命令阻挡信号和第二命令阻挡信号中断输出数据的生成，第一内部时钟信号至第四内部时钟信号是通过将第一分频时钟信号至第四分频时钟信号延迟基于第一码信号和第二码信号调整的延迟时间而生成的。

根据又一实施方式，一种执行占空比调整操作的方法包括：根据操作码信号进入占空比调整操作；在占空比调整操作期间改变第一码信号和第二码信号的逻辑电平；使用通过第一码信号和第二码信号设定的延迟时间来调整从时钟信号生成的内部时钟信号的相位；以及与内部时钟信号同步地对准内部数据以生成输出数据以及检测输出数据的有效时段。

附图说明

图1是示出根据本公开的一实施方式的半导体系统的配置的框图。

图2是示出根据本公开的一实施方式的半导体系统的用于执行占空比调整操作的操作码信号的各种逻辑电平组合的表格。

图3是示出图1的半导体系统中包括的内部时钟生成电路的配置的框图。

图4是示出图3的内部时钟生成电路中包括的相位调整电路的配置的框图。

图5是示出图4的相位调整电路中包括的第一相位调整电路的配置的电路图。

图6是示出图4的相位调整电路中包括的第二相位调整电路的配置的电路图。

图7是示出图1的半导体系统中包括的数据处理电路的配置的框图。

图8是示出图7的数据处理电路中包括的移位电路的配置的框图。

图9示出了图8的移位电路中包括的第一移位电路的配置。