[发明专利]硬掩模、基板处理方法以及基板处理装置在审
申请号: | 202010413378.X | 申请日: | 2020-05-15 |
公开(公告)号: | CN111986990A | 公开(公告)日: | 2020-11-24 |
发明(设计)人: | 守屋刚;石坂忠大;森贞佳纪 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/033 | 分类号: | H01L21/033 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 硬掩模 处理 方法 以及 装置 | ||
本发明提供一种硬掩模、基板处理方法以及基板处理装置,该硬掩膜进行了应力调整。所述硬掩模形成于在基板形成的对象膜之上,并且是通过将一个以上的具有第一方向的应力的第一膜和一个以上的具有与所述第一方向相反的第二方向的应力的第二膜交替地层叠而成的硬掩模。
技术领域
本公开涉及一种硬掩模、基板处理方法以及基板处理装置。
背景技术
例如,已知将包含碳的硬掩模用作蚀刻掩模。
在专利文献1中公开了一种基板处理方法,其包括:在基板的处理面上沉积器件层;在器件层上沉积纳米晶金刚石层;将纳米晶金刚石层进行图案化并进行蚀刻;对器件层进行蚀刻来形成沟槽;以及将纳米晶金刚石层进行灰化。
专利文献1:日本特开2017-224823号公报
发明内容
在一个方面中,本公开提供一种进行了应力调整的硬掩模、基板处理方法以及基板处理装置。
为了解决上述课题,根据一个方式,提供如下一种硬掩模:其形成于在基板形成的对象膜之上,并且是通过将一个以上的具有第一方向的应力的第一膜和一个以上的具有与所述第一方向相反的第二方向的应力的第二膜交替地层叠而成的硬掩模。
根据一个方面,能够提供一种进行了应力调整的硬掩模、基板处理方法以及基板处理装置。
附图说明
图1是表示本实施方式所涉及的基板处理系统的一例的结构示意图。
图2是表示本实施方式所涉及的硬掩模形成装置的一例的概要截面图。
图3是表示本实施方式所涉及的前体蒸发装置的一例的概要截面图。
图4是表示本实施方式所涉及的基板处理系统的动作的一例的流程图。
图5是各工序中的基板的截面示意图。
图6是表示一个实施方式所涉及的硬掩模形成装置的动作的流程图。
图7是形成硬掩模时的各工序中的基板的截面示意图。
图8是参考例所涉及的形成有硬掩模的基板的截面示意图。
具体实施方式
下面,参照附图来说明用于实施本公开的方式。在各附图中,对相同的结构部分标注相同的标记,并且有时省略重复的说明。
基板处理系统
使用图1来说明本实施方式所涉及的基板处理系统100。图1是表示本实施方式所涉及的基板处理系统100的一例的结构示意图。
基板处理系统100具备硬掩模形成装置101、图案形成装置102、蚀刻装置103、灰化装置104、搬送装置105~107以及控制装置108。
硬掩模形成装置101为在形成于基板W的处理面的对象膜210(参照后述的图5的(a))之上形成硬掩模220(参照后述的图5的(b))的装置。此外,在后文中叙述硬掩模形成装置101的详情。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010413378.X/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造