[发明专利]用于生成电路版图图案的方法、设备和存储介质

说明书

根据本公开的示例实施例，提供了用于生成电路版图图案的方法、设备和计算机可读存储介质。一种生成电路版图图案的方法包括获取与电路版图中的几何图形的尺寸和位置相关的约束条件。该方法还包括从约束条件，确定用于约束单个几何图形的尺寸范围和用于约束相邻几何图形的间距范围。该方法进一步包括基于尺寸范围和间距范围，生成样本图案集，样本图案集中的样本图案包括至少一个几何图形。以此方式，所获得的样本图案集具有大量且多样的样本图案，并且每个样本图案都符合设计规则。

技术领域

本公开的实施例主要涉及集成电路领域，并且更具体地，涉及用于生成电路版图图案的方法、设备和计算机可读存储介质。

背景技术

电路版图(又可以简称为版图)是从设计并模拟优化后的电路所转化成的一系列几何图形，其包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。集成电路制造商根据这些数据来制造掩模。掩模上的图形决定着芯片上器件或连接物理层的尺寸。

现有的版图需要通过人为的绘制，而对于一些测试使用的版图，其对应的测试版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。为此，测试版图的设计需要按照设计规则进行。然而，按照设计规则来设计版图，例如设计版图中包括的各种图案，通常需要投入较大的人力和时间成本。

发明内容

根据本公开的示例实施例，提供了一种用于生成电路版图图案的方案。

在本公开的第一方面中，提供了一种生成电路版图图案的方法。该方法包括获取与电路版图中的几何图形的尺寸和位置相关的约束条件。该方法还包括从约束条件，确定用于约束单个几何图形的尺寸范围和用于约束相邻几何图形的间距范围。该方法进一步包括基于尺寸范围和间距范围，生成样本图案集，样本图案集中的样本图案包括至少一个几何图形。

在本公开的第二方面中，提供了一种电子设备。该电子设备包括处理器以及与处理器耦合的存储器，存储器具有存储于其中的指令，指令在被处理器执行时使设备执行动作。动作包括获取与电路版图中的几何图形的尺寸和位置相关的约束条件。动作还包括从约束条件，确定用于约束单个几何图形的尺寸范围和用于约束相邻几何图形的间距范围。动作进一步包括基于尺寸范围和间距范围，生成样本图案集，样本图案集中的样本图案包括至少一个几何图形。

在本公开的第三方面中，提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现根据本公开的第一方面的方法。

应当理解，发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。

附图说明

结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标注表示相同或相似的元素，其中：

图1示出了本公开的多个实施例能够在其中实现的示例环境的示意图；

图2示出了根据本公开的一些实施例的确定约束条件的过程的流程图；

图3示出了根据本公开的一些实施例的一个示例样本图案集的示意图；

图4示出了根据本公开的一些实施例中的另一示例样本图案集的示意图；

图5示出了根据本公开的一些实施例的生成局部图案的示意图；

图6A、图6B和图6C示出了根据本公开的一些实施例的局部图案的示意图；

图7A和图7B示出了根据本公开的一些实施例的局部图案的示意图；

图8示出了根据本公开的一些实施例的参考电路版图；

图9示出了根据本公开的一些实施例的确定约束条件的过程的流程图；