[发明专利]半导体器件及其形成方法

说明书

本发明提供一种半导体器件及其形成方法，其中方法包括：形成初始化结构，并在伪栅极、初始栅氧化层和半导体衬底的夹角处形成拐角；移除鳍部的侧壁上的拐角在鳍部的投影区域以外的初始栅氧化层，以及移除鳍部的侧壁上的拐角在鳍部的投影区域内的部分初始栅氧化层，以形成初始栅氧化层余留部，且在拐角与鳍部之间形成凹陷区；在伪栅极和鳍部的侧壁上、以及拐角的侧壁上形成侧墙；在侧墙周侧的半导体衬底上形成介质层，及在鳍部的顶部形成外延层；移除伪栅极、拐角以及初始栅氧化层余留部形成栅极沟槽；在栅极沟槽内沉积栅极材料以形成栅极结构。上述方法形成的栅极沟槽的尺寸更小，避免了因栅极沟槽尺寸增大使得栅极结构尺寸增大的问题。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件及其形成方法。

背景技术

随着半导体元件尺寸的缩小，维持小尺寸半导体元件的效能是目前业界的主要目标。然而，随着鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)元件尺寸持续地缩小，平面式鳍式场效应晶体管的制作方法元件的发展已面临制作工艺上的极限。非平面式鳍式场效应晶体管的制作方法元件，具有立体结构可增加与栅极之间接触面积，进而提升栅极对于通道区域的控制，俨然已取代平面式鳍式场效应晶体管的制作方法，成为目前的主流发展趋势。

而在半导体器件的制造过程中，为了获得更好的器件性能以及更精准的器件间隙，需要严格控制并稳定金属栅极的关键尺寸。现有的金属栅极大都是通过刻蚀形成伪栅极，然后移除伪栅极再沉积形成金属栅极得到的，在刻蚀形成伪栅极的过程中，由于刻蚀量难以精确控制，会在伪栅极、鳍部和半导体衬底相交的部位出现拐角(3D corner)。拐角的出现会使得最终形成的金属栅极的关键尺寸不稳定，这会进一步降低器件的交流性能。

具体的，在形成金属栅极时，需要将最开始形成的伪栅极移除，然后在移除伪栅极形成的栅极沟槽内填充金属材料以形成金属栅极。在移除伪栅极时，通常会将拐角一起移除，而在移除拐角的时候，会将形成在拐角周围的栅氧化层一起移除，这样会使得形成的金属栅极的尺寸变大。当半导体器件的关键尺寸不断缩小的时候，金属栅极的尺寸变大会造成金属栅极之间的距离缩短。这很容易影响半导体器件的性能。

发明内容

本发明的目的在于解决现有技术中，因形成的栅极沟槽尺寸增大使得最终形成的栅极结构尺寸增大的问题。

本发明提供了一种半导体器件及其形成方法，有效地改善了形成的栅极沟槽尺寸增大使得最终形成的栅极结构尺寸增大的问题，由此栅极结构与其相邻的鳍部插塞之间的距离不会变小，从而能够增强半导体器件的性能。

为解决上述技术问题，本发明的实施方式公开了一种半导体器件的形成方法，包括：

提供半导体衬底，在所述半导体衬底上形成鳍部，在所述鳍部的侧壁上形成初始栅氧化层；

形成覆盖所述初始栅氧化层、所述鳍部以及所述半导体衬底的伪栅材料层；

刻蚀所述伪栅材料层以形成横跨所述鳍部的伪栅极，以及在所述伪栅极、所述初始栅氧化层与所述半导体衬底的夹角处形成有拐角；

移除所述鳍部的侧壁上的所述拐角在所述鳍部的投影区域以外的所述初始栅氧化层，以及移除所述鳍部的侧壁上的所述拐角在所述鳍部的投影区域内的部分所述初始栅氧化层，以形成初始栅氧化层余留部，且在所述拐角与所述鳍部之间形成凹陷区；

在所述伪栅极和所述鳍部的侧壁上、以及所述拐角的侧壁上形成侧墙；且形成于所述鳍部的侧壁上的所述侧墙延伸至所述凹陷区内；

在所述侧墙周侧的所述半导体衬底上形成介质层，及在所述鳍部的顶部形成外延层；

移除所述伪栅极、所述拐角以及所述初始栅氧化层余留部形成栅极沟槽，

在所述栅极沟槽内沉积栅极材料以形成栅极结构。