[发明专利]半导体版图及其形成方法、形成的半导体结构及方法

说明书

半导体版图及其形成方法、形成的半导体结构及方法半导体版图的形成方法，所述半导体版图的方法包括：提供半导体初始版图；所述版图包括需要对准的对准层图形和位于底部多层的底层结构层图形，所述对准层图形中包括位于Device图形区域内的对位标记图形包括一三象限对位子图形和二四象限对位子图形；在多层的底层结构层图形中的至少相邻两层中设置保护层图形组，各保护层图形组包括上层单方向保护层图形和与上层单方向保护层图形正交的下层单方向保护层图形。上述的方案，可以提高所形成的半导体结构的性能。

技术领域

本发明涉及半导体集成电路领域，尤其涉及一种半导体版图及其形成方法、形成的半导体结构及方法。

背景技术

在半导体制程工艺中，光刻技术是半导体制作技术中至关重要的一项技术。光刻技术能够实现将图形从掩膜版中转移到硅片表面，形成符合设计要求的半导体产品。

随着芯片工艺节点的降低，光刻制程中对于套刻(overlay)的要求越来越高。为了更好地监控器件区域的套刻，套刻标记的尺寸也在不断减小，设计要求越来越高。套刻标记自身的图案密度问题也被考虑进来，特别是当套刻标记被放置在管芯(DIE)内的时候，由图案密度引起的负载效应会对半导体结构的器件区域产生很大影响，降低了所形成的半导体结构的性能。

发明内容

本发明解决的问题是提供一种半导体版图及其形成方法、形成的半导体结构及方法，以消除因图案密度所导致的负载效应，提高所形成的半导体结构的性能。

为解决上述问题，本发明提供一种半导体版图的形成方法，所述方法包括：

提供半导体初始版图，所述初始版图包括若干个分立的Device图形区域；所述半导体初始版图包括需要对准的对准层图形和位于所述对准层图形底部多层的底层结构层图形，所述对准层图形中包括位于Device图形区域内的对位标记图形，各对位标记图形包括一三象限对位子图形和二四象限对位子图形；

在多层的底层结构层图形中的至少相邻两层中设置保护层图形组，各保护层图形组包括上层单方向保护层图形和与上层单方向保护层图形正交的下层单方向保护层图形，上层单方向保护层图形位于一三象限对位子图形的底部且下层单方向保护层图形位于二四象限对位子图形的底部，或者，上层单方向保护层图形位于二四象限对位子图形的底部且下层单方向保护层图形位于一三象限对位子图形的底部。

可选地，对于各对位标记图形中的一三象限对位子图形和二四象限对位子图形，所述一三象限对位子图形和所述二四象限对位子图形相互正交。

可选地，对于相邻两层的对准层图形，位于上层的对准层图形中对位标记图形的一三象限对位子图形和位于下层的对准层图形中对位标记图形的一三象限对位子图形相互正交，位于上层的对准层图形中对位标记图形的二四象限对位子图形和位于下层的对准层图形中对位标记图形的二四象限对位子图形相互正交。

可选地，各保护层图形组中上层单方向保护层图形的特征尺寸和与上层单方向保护层图形同层的底层结构层图形的特征尺寸一致；各保护层图形组中下层单方向保护层图形的特征尺寸和与下层单方向保护层图形同层的底层结构层图形的特征尺寸一致。

可选地，当上层单方向保护层图形位于一三象限对位子图形的底部且下层单方向保护层图形位于二四象限对位子图形的底部时，对于底层的对位标记图形中的一三象限对位子图形和与底层的对位标记图形相邻的上层单方向保护层图形，底层的对位标记图形中的一三象限对位子图形与上层单方向保护层图形正交。

可选地，当上层单方向保护层图形位于二四象限对位子图形的底部且下层单方向保护层图形位于一三象限对位子图形的底部时，对于底层的对位标记图形中的二四象限对位子图形和与底层的对位标记图形相邻的上层单方向保护层图形，底层的对位标记图形中二四象限对位子图形与上层单方向保护层图形正交。