[发明专利]一种三维存储器及制造方法

说明书

本发明公开了一种三维存储器，包括：形成在衬底上的多层水平导电电极，以及形成在所述水平导电电极之间的隔离介质层；所述水平导电电极之间竖直设有两个多层存储层，两个所述多层存储层的内侧设有竖直导电电极，所述水平导电电极连接两个所述多层存储层的外侧，所述竖直导电电极连接两个所述多层存储层的内侧，所述多层存储层的外侧存储层被所述隔离介质层所隔断。本发明与CMOS工艺兼容，能够有效提升存储器密度，降低成本，有利于推广应用。本发明还公开了一种三维存储器制造方法。

技术领域

本发明涉及半导体集成电路技术领域，特别是涉及一种三维存储器及制造方法。

背景技术

存储器是现代信息技术的核心部件之一，全球市场已超700亿美元。大数据时代所需存储和处理的数据量每年以约60％的速度递增，预计2020年将达到40ZB。因此亟需发展高速、高密度、低功耗的存储技术，并扩展其存储-逻辑融合功能，发展高效的计算系统。

随着大数据时代的到来，以平面微缩方式来提高海量数据存储密度的二维架构，已远不能满足数据爆炸式增长对存储器高密度和高容量的需求，三维集成已逐渐成为未来存储技术的主流发展趋势。

目前，市面上主要的三维存储器是3D NAND Flash，主流技术是64-96层。预计128层的3D NAND Flash也将很快面世，并得到大规模应用。

随着集成电路随摩尔定律不断发展，CPU等信号处理芯片的速度也越来越快，但主流存储器的工作速度却无法实现对应的工作速度的提高。因此“存储墙”的问题日益显现并加剧。研发速度更快、功耗更低、密度更高的存储器迫在眉睫，其中各类新型存储器被寄予厚望。

磁性存储器MRAM是一种被认为有可能作为下一代存储器的非常具有潜力的新型存储器技术。经过不断的技术发展，其已经从最早的Toggle MRAM发展到现在主流的STTMRAM。在MRAM中，磁性隧道结MTJ是整个存储器的最关键部分，其核心是由磁性自由层/隧穿层/磁性固定层组成的多层三明治结构。

现在，MRAM器件主要采用1T1R的结构进行集成。如果采用三维集成，尤其是垂直三维集成，MRAM阵列中会产生漏电通道，使得器件无法正常工作。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种三维存储器及制造方法，以解决现有MRAM在三维集成中的漏电等问题，实现高密度三维MRAM，降低单位面积存储器成本。

为实现上述目的，本发明的技术方案如下：

一种三维存储器，包括：

形成在衬底上的多层水平导电电极，以及形成在所述水平导电电极之间的隔离介质层；所述水平导电电极之间竖直设有两个多层存储层，两个所述多层存储层的内侧设有竖直导电电极，所述水平导电电极连接两个所述多层存储层的外侧，所述竖直导电电极连接两个所述多层存储层的内侧，所述多层存储层的外侧存储层被所述隔离介质层所隔断。

进一步地，所述多层存储层包括第一磁存储层、隧穿介质层和第二磁存储层，所述水平导电电极连接所述第一磁存储层，所述竖直导电电极连接所述第二磁存储层，所述隔离介质层从外侧将所述第一磁存储层隔断。

进一步地，所述第一磁存储层为磁性自由层或磁性固定层，所述第二磁存储层为磁性固定层或磁性自由层。

进一步地，所述隔离介质层材料包括固体隔离介质或气体隔离介质。

进一步地，所述衬底与所述多层水平导电电极之间设有绝缘介质层。

进一步地，所述多层水平导电电极上设有保护介质层，所述保护介质层被所述多层存储层所隔断。

一种三维存储器制造方法，包括以下步骤：

步骤S01：提供一衬底，在所述衬底上交替形成多层水平导电电极和牺牲介质层；