[发明专利]具有物理层接口电路的集成电路

说明书

一种在差分网络总线节点(200)中使用的集成电路(202)，包括：收发器(212)，具有第一收发器输入输出端(214)和第二收发器输入输出端(216)；物理层高端(208)，连接到第一收发器输入输出端(214)；物理层低端(210)，连接到第二收发器输入输出端(216)；以及物理层接口电路(234)，其包括：第一低频RC匹配电路(236)和第一高频RC匹配电路(240)，其各自连接在第一收发器输入输出端(214)和第一参考端(238)之间；以及第二低频RC匹配电路(242)和第二高频RC匹配电路(246)，其各自连接在第二收发器输入输出端(216)和第二参考端(244)之间。

技术领域

本公开涉及集成电路，具体地涉及在差分网络总线节点中使用的集成电路。

背景技术

实现物理层(如CAN(控制器区域网络)，Flexray等)的差分网络组件必须通过抗干扰规范。例如，IEC 62228-3：2019规范了在网络条件下对CAN收发器IC(集成电路)的EMC(电磁兼容性)评估的测试和测量方法。具体的测试包括对RF干扰、脉冲和ESD(静电放电)的免疫性。

标准规范可以要求收发器IC在连接或不连接到外部CMC(共模扼流圈)的情况下被测试。100uH CMC与IC的等效电容一起可以生成大约4MHz的低频谐振。这种低频谐振会导致在DPI(直接功率注入)测试期间注入到IC中的功率增加。如果共模抑制比在该谐振频率不够高，则这可能导致在DPI期间IC的收容器部分失效。

最新版本的标准规范IEC62228-3：2019实现了包括测试仅具有两个CAN节点(两个CAN收发器)的物理层的技术变化。这种仅具有两个节点的最小CAN网络可以减少CAN总线的等效电容，从而导致注入在IC上的功率量的进一步增加。这可能导致在CAN版本500KB和FD(2MB)(灵活数据速率)上的IC的EMC性能降低，特别是在高频下。

发明内容

根据本公开的第一方面，提供了一种在差分网络总线节点中使用的集成电路，该集成电路包括：

收发器，该收发器具有第一收发器输入输出端和第二收发器输入输出端；

物理层高端，该物理层高端连接到第一收发器输入输出端；

物理层低端，该物理层低端连接到第二收发器输入输出端；和

物理层接口电路，该物理层接口电路包括：

第一低频RC匹配电路和第一高频RC匹配电路，其各自连接在第一收发器输入输出端和第一参考端之间；和

第二低频RC匹配电路和第二高频RC匹配电路，其各自连接在第二收发器输入输出端和第二参考端之间。

物理层接口电路可以改进物理层的抗干扰性能。接口电路提供集成的匹配网络，可以优化为：(i)将低频谐振移至较低频，同时放弃其品质因数；以及(ii)降低高频阻抗以降低注入到IC中的功率水平。

在一个或多个实施例中，集成电路可以进一步包括焊盘环。物理层接口电路可以定位在焊盘环中。

在一个或多个实施例中，物理层高端可以由以下方式连接到第一收发器输入输出端：

第一接合线，该第一接合线连接在物理层高端和第一接合焊盘之间；以及

一个或多个第一导电路径，该一个或多个第一导电路径连接第一接合焊盘、第一收发器输入输出端和第一RC匹配电路。

物理层低端可以由以下方式连接到第二收发器输入输出端：

第二接合线，该第二接合线连接在物理层低端和第二接合焊盘之间；以及

一个或多个第二导电路径，该一个或多个第二导电路径连接第二接合焊盘、第二收发器输入输出端和第二RC匹配电路。