[发明专利]半导体器件以及半导体器件的制造方法

说明书

本公开的实施例涉及一种具有绝缘栅极场效应晶体管的半导体器件以及该半导体器件的制造方法。在半导体衬底(SUB)的一个主表面侧的第一区域内限定的单元区域EFR中，形成绝缘栅极型场效应晶体管(MFET)；在第一区域内限定的栅极焊盘区域GPR中，限定形成缓冲电路SNC的缓冲区域SNR。在第一区域和第二区域内，形成彼此间隔开的第一深沟槽和第二深沟槽，并且在第二区域中形成的多个第二深沟槽的至少一个宽度，小于在第二区域中形成的第一深沟槽的宽度。

相关申请的交叉引用

于2019年6月18日提交的日本专利申请号2019-113133，包括说明书、附图和摘要，其公开内容通过整体引用并入本文。

背景技术

本发明涉及半导体器件以及半导体器件的制造方法，并且适用于例如具有沟槽栅极型功率MOSFET的半导体器件。

绝缘栅极场效应晶体管(诸如沟槽栅极功率MOSFET(金属氧化物半导体场效应晶体管))，被称为功率开关半导体器件。

在这种类型的半导体器件中，当具有绝缘栅极场效应晶体管的寄生二极管被恢复时，半导体器件中的电路的寄生电感可以在源极电极与漏极电极之间导致浪涌电压。另外，当绝缘栅极场效应晶体管从导通到断开运行时，寄生电感在源极电极与漏极电极之间生成浪涌电压。浪涌电压可以导致绝缘栅极场效应晶体管或其他半导体器件的击穿。

为了减少这种浪涌电压，在半导体器件中设置缓冲电路。缓冲电路由串联连接的电阻器和电容器组成。串联连接的电阻器和电容器电连接在沟槽栅极型功率MOSFET的漏极电极与源极电极之间。

[专利文献1]日本未审查专利申请公开号2017-143188

专利文献1公开了一种具有缓冲电路的半导体器件，该缓冲电路具有形成在半导体衬底的指定缓冲区域中的电阻器和电容器。

发明内容

实施例的目的是提高具有绝缘栅极场效应晶体管的半导体器件的可靠性。

根据本发明的描述和附图，其他目的和新颖特征将变得明显。

根据实施例的半导体器件包括半导体衬底；在半导体衬底的第一区域中形成的绝缘栅极型场效应晶体管；以及在不同于第一区域的第二区域中形成的缓冲电路，并且该缓冲电路具有电阻器和电容器。该半导体器件在第一区域的第一主表面侧的平面视图中，具有以岛状彼此间隔开布置的多个第一深沟槽。该半导体器件在第二区域的第一主表面侧的平面视图中，具有以岛状彼此间隔开布置的多个第二深沟槽。此处，在第一区域的第一主表面侧的平面视图中，多个第二深沟槽中的至少一个第二深沟槽的宽度，小于多个第一深沟槽中的至少一个第一深沟槽的宽度。

根据实施例的半导体器件的制造方法包括以下步骤：准备半导体衬底，该半导体衬底具有第一主表面，以及与第一主表面相对的第二主表面。在半导体衬底的第一区域中形成绝缘栅极型场效应晶体管，在不同于第一区域的第二区域中形成具有电阻器和电容器的缓冲电路。形成以岛状彼此间隔开布置的多个第一深沟槽。在第一区域中，从第一主表面朝向衬底，形成多个第二深沟槽，该多个第二深沟槽从第一主表面朝向衬底以岛状彼此间隔开布置在第二区域中。此处，从第一区域的第一主表面朝向衬底以岛状彼此间隔开布置的多个第二深沟槽的至少一个宽度，小于多个第一深沟槽的宽度。

根据实施例的半导体器件，能够提高具有绝缘栅极型场效应晶体管的半导体器件的可靠性。

根据另一实施例的半导体器件的制造方法，能够提高具有绝缘栅极型场效应晶体管的半导体器件的可靠性。

附图说明

图1是示出了第一实施例中的半导体器件根据尖端状态的平面图案的平面视图。

图2是根据第一实施例的绝缘栅极场效应晶体管和缓冲电路的等效示意图。