[发明专利]一种提高电路设计调优工具运行效率的方法

权利要求书

1.一种现场可编程门阵列电路设计的调优方法，所述方法包括：

综合过程参数修改和运行，包括：对综合参数进行预定次数的修改,并根据每次修改后的综合参数运行综合过程，获得每次综合过程生成的综合结果；

从各次综合过程生成的综合结果中,选择其中逻辑深度最小的综合结果,作为中间综合结果；

其他过程参数修改和运行，包括：利用所述中间综合结果,并对调优过程中除综合外其他过程的运行参数进行修改，根据修改后的运行参数运行其他过程，获得生成的优化结果；

判断所述优化结果是否达到预设的优化条件，

若结果为达到，则结束调优过程；

若结果为未达到，

且未超出预设的判断次数，则继续执行所述其他过程参数修改和运行；

若结果为未达到，

且超出预设的判断次数，则继续执行所述综合过程参数修改和运行；

输出所述优化结果。

2.根据权利要求1所述的方法，其中，所述调优过程中除综合外其他过程，至少包括布局过程、布线过程。

3.根据权利要求1所述的方法，还包括，在运行综合过程之前，进行设计约束文件SDC的参数设置。

4.根据权利要求1所述的方法，其中，所述从各次综合过程生成的综合结果中,选择其中逻辑深度最小的综合结果,作为中间综合结果，还包括：

若各次综合过程生成的综合结果中，逻辑深度最小的综合结果不止一个，则统计各逻辑深度最小的综合结果中长度等于其逻辑深度的关键路径的条数，以及各逻辑深度最小的综合结果的资源利用率，并根据所述关键路径的条数和所述资源利用率，于各逻辑深度最小的综合结果中选取中间综合结果。

5.根据权利要求4所述的方法，其中，根据所述关键路径的条数和所述资源利用率，于各逻辑深度最小的综合结果中选取中间综合结果，包括：

根据所述关键路径的条数，确定各逻辑深度最小的综合结果的路径评分，所述路径评分与所述关键路径的条数成正比例关系；

根据所述资源利用率，确定各逻辑深度最小的综合结果的资源利用率评分，所述资源利用率评分与所述资源利用率成正比例关系；

对路径评分和资源利用率评分进行加权求和，获得综合评分，以各逻辑深度最小的综合结果中综合评分最低的作为中间综合结果。

6.根据权利要求1所述的方法，其中，判断所述优化结果是否达到预设的优化条件之后，若结果为未达到，在确认继续执行所述其他过程参数修改和运行或所述综合过程参数修改和运行之前，若整个调优过程已超过预先设置的运行时间限制或全过程运行次数限制，则结束调优过程。

7.根据权利要求1所述的方法，所述现场可编程门阵列电路设计的调优方法基于电子设计自动化工具。

8.根据权利要求7所述的方法，所述电子设计自动化工具包括，Fuxi电子设计自动化工具。