[发明专利]一种支持高低温测试的同测装置

说明书

本发明介绍一种支持高低温测试的同测装置，涉及存储器测试技术领域。本发明的同测装置，包括IP功能测试模块、MCU测试主板和IP同测主板3部分。其中IP同测主板，由FPGA测试子板和被测芯片组成。FPGA测试子板中的FPGA芯片，将复杂的被测芯片的并行接口转换为信号个数较少的SPI接口，从而减少MCU测试主板与IP同测主板之间的高速数据排线的线个数。测试时只有IP同测主板放入高低温箱，而MCU测试主板在室温下工作，提升整套装置工作的可靠性。本发明的同测装置，支持数十个芯片的同时进行高低温测试，并支持对测试结果的定位分析，大大降低了测试成本，提升测试效率。

技术领域

本发明涉及一种FLASH测试装置，特别涉及一种支持高低温测试的同测装置。

背景技术

随着集成电路集成度和复杂度的提高，嵌入式存储器FLASH IP的可靠性在片上系统芯片 SOC上占有比重越来越大，FLASH的良率已经成为影响SOC良率的关键因素。

SOC使用FLASH IP大多为并行接口，包括数据总线、地址总线、控制信号、测试观测等数字信号，还包括电源、地、测试IO等模拟信号，FLASH IP封装成的待测芯片多则有几十个管脚。待测芯片通常是通过芯片插座连接在测试设备上，如果整个测试设备放入高低温箱，对测试设备提出了很高的可靠性要求，不利于设备测试的稳定性及IP芯片的问题分析；而通过高低温排线，只将待测芯片放入高低温箱，为支持多路同测，对于高低温排线的数量要求，以及通信速度和可靠性都无法满足需求，当测试出错时，分析定位更加困难。

对于FLASH IP高低温的可靠性验证，在测试成本、测试时间上都面临着很大的挑战：测试成本问题主要来自高低温测试对测试设备的高要求，另一方面FLASH IP测试的管脚数较多，使测试设备接口设计复杂，并影响到测试设备本身工作的可靠性，这些都导致成本增加；测试时间问题，主要是FLASH IP测试的管脚数较多，无法达到要求数量FLASH IP同时测试，完成测试需要较长的测试时间。

针对FLASH IP测试的管脚数较多，导致的高低温测试可靠性相关问题，以及同测数少，测试成本高、测试时间长的问题，本发明提出了一种存储器功能测试装置，支持数十个存储器芯片的同时测试，并支持对测试结果的定位分析，大大降低了测试成本，提升测试效率。

发明内容

本发明所解决的技术问题是，如何设计一种支持高低温测试的同测装置,实现一款支持高低温测试，能达到一定IP数量同测，成本相对较低但可靠性很高，并支持问题分析定位的测试装置。

本发明的同测装置关键技术是，如何使用FPGA及高速串行接口，实现支持高低温测试的同测装置。本专利提出了利用FPGA将被测芯片的并行接口转为信号个数更少的高速SPI 接口，使用具有USB和SPI接口的通用MCU，对USB接口的数据进行处理，将USB接口数据转换为SPI接口数据传递给FPGA，并控制FPGA实现被测芯片并行接口的各种时序。

同测装置包括IP功能测试模块、MCU测试主板和IP同测主板3部分；

IP功能测试模块，实现对被测芯片的脚本测试功能，支持多个IP芯片同时测试。

MCU测试主板，由主板电源模块、USB HUB和多个MCU测试子板组成，MCU测试子板的数量与被测芯片数量相同，实现多个被测芯片的同时测试；主板电源模块为USB HUB 及每个MCU测试子板供电USB HUB与IP功能测试模块相连，将IP功能测试模块的USB 接口转为多个USB接口，分别与每个MCU测试子板相连，实现IP功能测试模块与每个MCU 测试子板间的USB通信；MCU测试主板与IP功能测试模块之间采用USB接口连接。

IP同测主板，由多个FPGA测试子板和多个被测芯片组成，每1个FPGA测试子板与1个被测芯片相连，FPGA测试子板的数量与被测芯片数量相同；IP同测主板与MCU测试主板之间采用耐高低温排线连接，将IP同测主板放入高低温箱，实现对被测芯片的高低温测试。