[发明专利]半导体存储器结构及其制备方法

说明书

本公开提供一种半导体存储器结构及其制备方法。该半导体存储器结构具有一基底、一栅极结构、一漏极应力源以及一源极应力源。该栅极结构设置在该基底中。该源极应力源与该漏极应力源均具有一应变部，该应变部设置在该基底中。

技术领域

本公开主张2019/07/24申请的美国正式申请案第16/520,569号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体存储器结构及其制备方法。特别涉及一种具有一漏极应力源、一源极应力源与一埋入式栅极的半导体存储器结构及其制备方法。

背景技术

缩减半导体元件的尺寸会导致改善效能、增加容量及/或降低成本。然而，当半导体元件的尺寸变得更小时，一半导体元件可能无法实现多样的元件特性。因此，对半导体制造而言，尺寸缩减需要更复杂精密的技术。举例来说，当将一金属氧化半导体场效晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)的通道长度调整到一特定程度时，则可能发生短通道效应。当该通道长度与源极以及漏极接面的空乏层宽度的等级大小相同时，一MOSFET元件被视为短的。举例来说，短通道效应包括汲致障蔽下降(drain induced barrier lowering)以及热载子损伤(hot-carrier degradation)。

再者，为了强化半导体元件的性能，已使用应变的硅。应变的硅为一层硅，其中这些硅原子伸展到超过其标准内原子间距(normal interatomic distance)。将这些硅原子分开地移动得更远，会降低其原子力(atomic forces)，该原子力经由晶体管而干预电子移动，也因此改善载子移动率(carrier mobility)，导致较佳的芯片效能以及较低的耗能。举例来说，可由将该层的硅放置在一硅锗(silicon germanium，SiGe)基底上，其中这些原子设置得比与一硅基底分开地更远。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开提供一种半导体存储器结构。在本公开的一实施例中，该半导体存储器结构包括一基底；一漏极应力源，具有一应变部，设置在该基底中；一源极应力源，具有一应变部，设置在该基底中；以及一栅极结构，设置在该基底中，并位在该漏极应力源与该源极应力源。

在一些实施例中，该基底包含硅锗，而该漏极应力源与该源极应力源包含硅。

在一些实施例中，该半导体存储器结构还包括一位元线，连接该漏极应力源。

在一些实施例中，该半导体存储器结构还包括一位元线接触点，设置在该漏极应力源与该位元线之间。

在一些实施例中，该半导体存储器结构，还包括一存储电容，连接该源极应力源。

在一些实施例中，该半导体存储器结构还包括一存储节点接触点，设置在该存储电容与该源极应力源之间。

在一些实施例中，该漏极应力源包括一第一漏极层、一第二漏极层以及一第三漏极层，而该源极应力源包括一第一源极层、一第二源极层以及一第三源极层。

在一些实施例中，该栅极结构包括一栅极电极、一栅极介电层以及一栅极密封物。

在一些实施例中，该半导体存储器结构，还包括一浅沟隔离(shallow trenchisolation)。

本公开的另一实施例提供一种半导体存储器结构的制备方法。该制备方法的步骤包括提供一基底；在该基底中形成一栅极沟槽；在该栅极沟槽中形成一栅极结构；在该基底中形成一漏极凹处以及一源极凹处，其中该栅极沟槽位在该漏极凹处与该源极凹处之间；以及在该漏极凹处与该源极凹处分别形成一漏极应力源与一源极应力源。