[发明专利]半导体结构及其制造参数的确定方法

说明书

本发明实施例提供了一种半导体结构及其制造参数的确定方法；其中，方法包括：检测第一半导体结构对应的第一参数；第一半导体结构至少包括第一堆叠结构；第一堆叠结构包括若干层间隔排列的第一栅极；对第一堆叠结构进行刻蚀，以在第一栅极上形成第一台阶区域；第一台阶区域设置有第一接触区域；第一参数表征多个第一接触区域中每个第一接触区域在相应第一台阶区域的位置；基于检测的第一参数，调整第二参数，以使第二半导体结构中每个第二接触区域的周围存在厚度满足第一预设厚度条件的第二栅极；第二半导体结构至少包括第二堆叠结构；第二参数表征用于对第二堆叠结构进行刻蚀形成第二台阶区域的掩膜层的刻蚀参数。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及其制造参数的确定方法。

背景技术

随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维存储器应运而生。三维存储器主要包括垂直的沟道层，以及设置在沟道层外的多层水平堆叠的栅极。多层水平堆叠的栅极中的每一层栅极一般均具有台阶区域，以使每一层栅极通过相应的台阶区域与垂直的接触孔(CT，Contact)导电连接，从而实现每一层栅极对应存储单元的寻址操作。

然而，根据相关技术中的三维存储器台阶区域制造工艺制造得到的台阶区域，会导致某些层栅极对应存储单元的寻址操作出现失败的现象。

发明内容

为解决相关技术问题，本发明实施例提出一种半导体结构及其制造参数的确定方法，利用该半导体结构参数确定方法确定的参数制造得到的台阶区域能够保障每一层栅极对应存储单元的寻址操作的成功。

本发明实施例提供了一种半导体结构制造参数的确定方法，包括：

检测第一半导体结构对应的第一参数；所述第一半导体结构至少包括第一堆叠结构；所述第一堆叠结构包括若干层间隔排列的第一栅极；对所述第一堆叠结构进行刻蚀，以在所述若干层间隔排列的第一栅极上形成第一台阶区域；所述第一台阶区域设置有第一接触区域；所述第一参数表征多个第一接触区域中每个第一接触区域在相应第一台阶区域的位置；

基于检测的第一参数，调整第二参数，以使第二半导体结构中每个第二接触区域的周围存在厚度满足第一预设厚度条件的第二栅极；所述第二半导体结构至少包括第二堆叠结构；所述第二堆叠结构包括若干层间隔排列的第二栅极；对所述第二堆叠结构进行刻蚀，以在所述若干层间隔排列的第二栅极上形成第二台阶区域；所述第二参数表征用于对所述第二堆叠结构进行刻蚀形成所述第二台阶区域的掩膜层的刻蚀参数。

上述方案中，所述第一参数包括所述第一接触区域周围的第一栅极的厚度；

所述基于检测的第一参数，调整第二参数，包括：

将所述第一接触区域周围的第一栅极的厚度与第一预设厚度作差；

根据作差结果，确定半导体结构制造中相应台阶区域的尺寸；

根据所述相应台阶区域的尺寸，确定半导体结构制造中对相应掩膜层进行刻蚀的刻蚀参数。

上述方案中，所述根据所述相应台阶区域的尺寸，确定半导体结构制造中对相应掩膜层进行刻蚀的刻蚀参数，包括：

根据所述相应台阶区域的尺寸，确定半导体结构制造中对相应掩膜层进行刻蚀的尺寸；

根据所述半导体结构制造中对相应掩膜层进行刻蚀的尺寸，确定半导体结构制造中对相应掩膜层进行刻蚀的时长。

上述方案中，所述检测第一半导体结构对应的第一参数，包括：

通过电子扫描电子显微镜(SEM，Scanning Electron Microscope)，结合图像处理算法，检测所述多个第一接触区域中每个第一接触区域在相应第一台阶区域的位置。