[发明专利]半导体器件及其制作方法

权利要求书

1.一种制作半导体器件的方法，包括：

提供一基底，该基底上具有一栅极结构以及环绕该栅极结构的一第一层间介电层，其中该栅极结构包含一栅极电极以及位于该栅极电极两侧的一侧壁子；

形成一蚀刻停止层于该侧壁子与该第一层间介电层之间；

去除部分该栅极结构；

形成一第一掩模层于该第一层间介电层、该栅极结构及该蚀刻停止层上；

去除该第一层间介电层上的该第一掩模层、该栅极结构及该蚀刻停止层上的部分该第一掩模层以形成一第一硬掩模于该栅极结构上；

形成一第二掩模层于该第一层间介电层、该第一硬掩模、该栅极结构及该蚀刻停止层上；以及

平坦化部分该第二掩模层以形成一第二硬掩模于该栅极结构上，其中该第一硬掩模、该第二硬掩模、该第一层间介电层及该蚀刻停止层的上表面齐平，

其中该第一硬掩模包含氮化硅且该第二硬掩模包含氧化硅，和

其中所述方法进一步包括形成一接触插塞，其电连接该栅极结构，其中该接触插塞不电连接一源极/漏极区域，和其中该接触插塞贯穿该第二硬掩模并与该栅极电极电连接，且该接触插塞不直接接触该侧壁子。

2.如权利要求1所述的方法，其中该方法还包括：

去除该栅极结构的部分该栅极电极；

形成该第一掩模层于该第一层间介电层、该侧壁子及该栅极电极上；

去除该第一层间介电层及该侧壁子上的该第一掩模层及该栅极电极上的部分该第一掩模层以形成该第一硬掩模于该栅极电极上；

形成该第二掩模层于该第一层间介电层、该第一硬掩模及该栅极电极上；以及

平坦化部分该第二掩模层以形成该第二硬掩模于该栅极电极上，其中该第一硬掩模、该第二硬掩模、该侧壁子及该第一层间介电层的上表面为齐平的。

3.如权利要求2所述的方法，还包括在形成电连接该栅极结构的该接触插塞之前，

形成一第二层间介电层于该第一硬掩模、该第二硬掩模、该侧壁子及该第一层间介电层上；以及

去除部分该第二层间介电层及该第一硬掩模以暴露该栅极结构。

4.如权利要求1所述的方法，其中该方法还包括：

去除该栅极结构的部分该栅极电极及部分该侧壁子；

形成该第一掩模层于该第一层间介电层、该侧壁子及该栅极电极上；

去除该第一层间介电层上的该第一掩模层及该栅极电极上的部分该第一掩模层以形成该第一硬掩模于该侧壁子上；

形成该第二掩模层于该第一层间介电层、该第一硬掩模、及该栅极电极上；以及

平坦化部分该第二掩模层以形成该第二硬掩模于该栅极电极上，其中该第一硬掩模、该第二硬掩模及该第一层间介电层的上表面为齐平的。

5.如权利要求4所述的方法，还包括在形成电连接该栅极结构的该接触插塞之前，

形成一第二层间介电层于该第一硬掩模、该第二硬掩模及该第一层间介电层上；以及

去除部分该第二层间介电层及该第一硬掩模以暴露该栅极结构。

6.一种半导体器件，包含：

一基底，该基底上设有一栅极结构以及环绕该栅极结构的一第一层间介电层，其中该栅极结构包含一栅极电极以及位于该栅极电极两侧的一侧壁子；

一第一硬掩模，其设于该栅极结构上；

一第二硬掩模，其设于该栅极结构上，其中该第一硬掩模设于该第二硬掩模两侧且该第一硬掩模包含氮化硅；

一蚀刻停止层，其设于该侧壁子与第一层间介电层之间，该蚀刻停止层的上表面与第二硬掩模的上表面齐平；以及

一接触插塞，其电连接该栅极结构，

其中该接触插塞不电连接一源极/漏极区域，和

其中该接触插塞贯穿该第二硬掩模并与该栅极电极电连接，且该接触插塞不直接接触该侧壁子。

7.如权利要求6所述的半导体器件，其中

该第一硬掩模设于该栅极电极上；以及

该第二硬掩模设于该第一硬掩模之间。

8.如权利要求7所述的半导体器件，其中该第一硬掩模为U型。