[发明专利]半导体器件及其制作方法

说明书

本发明公开半导体器件及其制作方法。所述半导体器件包含：一基底，该基底上设有一栅极结构以及环绕该栅极结构的一第一层间介电层，其中该栅极结构包含一栅极电极以及位于该栅极电极两侧的一侧壁子，一第一硬掩模，其设于该栅极结构上，一第二硬掩模，其设于该栅极结构上，其中该第一硬掩模设于该第二硬掩模两侧且该第一硬掩模包含氮化硅，一蚀刻停止层，其设于该侧壁子与第一层间介电层之间，该蚀刻停止层的上表面与第二硬掩模的上表面齐平，以及一接触插塞，其电连接该栅极结构，其中该接触插塞不电连接一源极/漏极区域，和其中该接触插塞贯穿该第二硬掩模并与该栅极电极电连接，且该接触插塞不直接接触该侧壁子。

本申请是申请日为2015年4月29日、中国申请号为201510210463.5、发明名称为“半导体器件及其制作方法”的发明申请的分案申请。

技术领域

本发明涉及一种半导体器件(组件，device)及其制作方法，尤其涉及一种在进行自对准接触插塞(self-aligned contacts,SAC)制程(制造工艺，process)时于栅极结构上形成两层硬掩模(硬屏蔽，hardmask)的半导体器件及其制作方法。

背景技术

在已知半导体产业中，多晶硅广泛地应用于半导体器件如金氧半导体(metal-oxide-semiconductor，MOS)晶体管中，作为标准的栅极填充材料选择。然而，随着MOS晶体管尺寸持续地微缩，传统多晶硅栅极因硼穿透(boron penetration)效应导致器件效能降低，且其难以避免的耗尽效应(depletion effect)等问题，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致器件驱动能力的衰退等困境。因此，半导体业界还尝试以新的栅极填充材料，例如利用功函数(work function)金属来取代传统的多晶硅栅极，用以作为匹配高介电常数(High-K)栅极介电层的控制电极。

在现今金属栅极晶体管制作过程中，特别是在进行自对准接触插塞(self-aligned contacts,SAC)制程时通常会进行两次光刻和蚀刻以分别形成连接栅极结构与源极/漏极区域的接触插塞。由于栅极结构上的硬掩模通常仅由单一材料构成，一般在去除部分硬掩模以形成接触插塞过程中容易使后续连接栅极结构的接触插塞接触到连接源极/漏极区域的接触插塞并造成短路。因此如何改良现存的金属栅极制程以解决此问题为现今一重要课题。

发明内容

本发明的较佳实施例公开一种制作半导体器件的方法。该方法包括：首先提供一基底，该基底上具有一栅极结构以及环绕栅极结构的一第一层间介电层，然后去除部分栅极结构，形成一第一掩模层于第一层间介电层与栅极结构上，去除第一层间介电层上的第一掩模层与栅极结构上的部分第一掩模层以形成一第一硬掩模于栅极结构上，形成一第二掩模层于第一层间介电层、第一硬掩模与栅极结构上。之后再平坦化部分第二掩模层以形成一第二硬掩模于栅极结构上，其中第一硬掩模、第二硬掩模及第一层间介电层的上表面齐平。

本发明的又一实施例公开一种半导体器件，其包含：一基底，设于基底上的一栅极结构，环绕栅极结构的一第一层间介电层，设于栅极结构上的一第一硬掩模以及设于栅极结构上的一第二硬掩模，其中第一硬掩模设于第二硬掩模两侧且第一硬掩模包含氮化硅。

本发明的另一实施例公开一种半导体器件，其包含：一基底，设于基底上的一栅极结构，环绕栅极结构的一第一层间介电层，设于栅极结构上的一第一硬掩模以及设于栅极结构上的一第二硬掩模，其中第一硬掩模设于第二硬掩模两侧且第一硬掩模及第二硬掩模均直接接触栅极结构。

附图说明

图1至图3为本发明第一实施例的制作一半导体器件的方法的示意图。

图4至图6为本发明第二实施例的制作一半导体器件的方法的示意图。

图7至图10为本发明第三实施例的制作一半导体器件的方法的示意图。

图11至图14为本发明第四实施例的制作一半导体器件的方法的示意图。