[发明专利]存储器的形成方法及存储器

说明书

本发明实施方式提供一种存储器的形成方法及存储器，存储器的形成方法，包括：提供基底，基底上形成有位线结构以及第一保护层；形成介质层填充相邻位线结构之间的间隙；形成第二保护层覆盖第一保护层顶部表面和介质层的顶部表面；在垂直于位线结构延伸的方向上，去除部分介质层以及部分第二保护层，形成电容接触孔，且在垂直于位线结构延伸的方向上，暴露出位于相邻电容接触孔之间的第一保护层；形成导电层填充电容接触孔并覆盖暴露出的第一保护层的顶部表面，且导电层顶部表面与第二保护层顶部表面齐平；刻蚀部分导电层形成分立的电容接触结构。

技术领域

本发明涉及半导体领域，特别涉及一种存储器的形成方法及存储器。

背景技术

动态随机存取存储器(Dynamic Random Access Memory,DRAM)的制造方法中主要涉及存储阵列区中的存储节点接触(Storage Node Contact)、电容与电容接触垫(landingpad)之间的连接层以及电容接触结构之间的隔离结构的制造。

随着半导体集成电路器件技术的不断发展，如何优化工艺流程可以有效的提高存储器的生产效率和降低存储器生产运营成本变得至关重要。存储器制程技术集成到20nm以下，半导体制程工艺集成度增加，缩小元件尺寸的难度越来越大。

尤其在存储器的阵列区的制程工艺过程中，各器件的工艺流程需要克服一系列的工艺难题以及工艺流程衔接时可避免的一些问题，是当前亟待解决的问题。

发明内容

本发明实施方式提供一种存储器的形成方法及存储器，简化了目前存储器的制程工艺，进而提高存储器的生产效率和降低存储器生产运营成本。

为解决上述技术问题，本发明实施方式提供了一种存储器的形成方法，包括：提供基底，基底上形成有位线结构以及位于位线结构顶部表面的第一保护层；形成介质层填充相邻位线结构之间的间隙，介质层的顶部表面与第一保护层顶部表面齐平；形成第二保护层覆盖第一保护层顶部表面和介质层的顶部表面；在垂直于位线结构延伸的方向上，去除部分介质层以及部分第二保护层，形成电容接触孔，且在垂直于位线结构延伸的方向上，暴露出位于相邻电容接触孔之间的第一保护层；形成导电层填充电容接触孔并覆盖暴露出的第一保护层的顶部表面，且导电层顶部表面与第二保护层顶部表面齐平；刻蚀部分导电层形成分立的电容接触结构。

本发明实施方式通过调整存储器的制程工艺的流程，在形成位线叠层时，在位线叠层顶部形成第一保护层，在后续的制程工艺中于第一保护层顶部形成第二保护层；巧妙的在位线结构顶部形成高低层次交错的保护层，这不仅有利于降低蚀刻过程中对位线结构的损耗；并且利用存在高低层次交错的保护层形成的顶层架构，经过一步刻蚀，巧妙的形成电容与电容接触结构之间的连接层。简化了目前存储器的制程工艺的流程，进而提高存储器的生产效率和降低存储器生产运营成本。

另外，刻蚀部分导电层形成分立的电容接触结构，包括：在导电层以及第二保护层的顶部表面形成接触掩膜层；接触掩膜层于预设方向上暴露出预设宽度的导电层以及第二保护层，且于垂直于预设方向上，接触掩膜层与被暴露出的导电层以及第二保护层交替排布；预设方向与位线结构延伸的方向夹角为α，α大于0°且α不等于90°刻蚀被暴露出的导电层，直至暴露出部分第一保护层的顶部表面；去除接触掩膜层，剩余导电层作为电容接触结构。

另外，基底上形成有位线结构以及位于位线结构顶部表面的第一保护层，包括：在基底上形成位线叠层，在位线叠层顶部形成第一保护膜；在第一保护膜顶部表面形成已图案化的位线掩膜层，以位线掩膜层为掩膜，刻蚀第一保护膜以及位线叠层，形成位线结构以及位于位线结构顶部表面的第一保护层；去除位线掩膜层。

另外，在垂直于位线结构延伸的方向上，去除部分介质层以及部分第二保护层，形成电容接触孔，包括：在第二保护层顶部表面形成介质掩膜层；以介质掩膜层为掩膜，在垂直于位线结构延伸的方向上，刻蚀部分第二保护层直至暴露出部分第一保护层以及部分介质层的顶部表面；去除被暴露出的部分介质层，形成电容接触孔。