[发明专利]同步动态随机存储器测试方法和装置

权利要求书

1.一种同步动态随机存储器测试方法，其特征在于，包括：

获取预配置的第一测试数据，其中，所述第一测试数据用于测试同步动态随机存储器SDRAM是否存在连线故障，所述第一测试数据包括多条测试数据；

将所述第一测试数据写入到所述SDRAM中，得到第一写入结果；

在读取一条所述第一写入结果，得到一条第一读取结果之后，比对所述第一读取结果与第一预定输出结果，得到第一统计数据，其中，所述第一预定输出结果为配置的数据，一条所述第一测试数据对应一条所述第一写入结果，一条所述第一写入结果对应一条所述第一读取结果；

在所述第一统计数据大于第一预定阈值的情况下，确定所述SDRAM出现所述连线故障。

2.根据权利要求1所述的方法，其特征在于，所述在读取一条所述第一写入结果，得到一条第一读取结果之后，比对所述第一读取结果与第一预定输出结果，得到第一统计数据包括：

在所述第一读取结果与所述第一预定输出结果不同的情况下，将所述第一统计数据加1，其中，所述第一统计数据为自然数，所述第一统计数据初始值为0。

3.根据权利要求1所述的方法，其特征在于，在确定所述SDRAM出现所述连线故障之前，所述方法还包括：

在写入所述第一测试数据时，记录写入时长；

在读取所述第一写入结果时，记录读取时长；

在所述写入时长大于预定时长，或者在所述读取时长大于所述预定时长的情况下，结束测试，并确定所述SDRAM出现超时故障。

4.根据权利要求1至3任意一项所述的方法，其特征在于，在比对所述第一读取结果与所述第一预定输出结果，得到所述第一统计数据之后，所述方法还包括：

在所述第一统计数据小于或等于所述预定阈值的情况下，在确定所述SDRAM未出现所述连线故障的情况下，获取第二测试数据，其中，所述第二测试数据用于测试所述SDRAM是否存在串扰故障，所述第二测试数据包括多条测试数据；

将所述第二测试数据写入到所述SDRAM中，得到第二写入结果；

在读取一条所述第二写入结果，得到一条第二读取结果之后，比对所述第二读取结果与第二预定输出结果，得到第二统计数据，其中，所述第二预定输出结果为配置的数据，一条所述第二测试数据对应一条所述第二写入结果，一条所述第二写入结果对应一条所述第二读取结果；所述第二预定输出结果为预先产生的数据；

在所述第二统计数据大于第二预定阈值的情况下，确定所述SDRAM出现所述串扰故障。

5.根据权利要求4所述的方法，其特征在于，所述将所述第二测试数据写入到所述SDRAM中，得到第二写入结果包括：

将所述第二测试数据写入到所述SDRAM的目标地址中，得到所述第二写入结果，其中，所述目标地址为从所述SDRAM的所有地址中确定出的待测试的地址。

6.根据权利要求5所述的方法，其特征在于，在将所述第二测试数据写入到所述SDRAM的所述目标地址中之前，所述方法还包括：

获取基地址、测试长度与地址累加偏移量，其中，所述基地址为所述SDRAM中待测试区域的起始地址，所述测试长度为所述SDRAM中待测试的地址的个数，所述地址累加偏移量为预先配置的参数；

将所述SDRAM中以所述基地址为起始地址，以所述地址累加偏移量为公差的等差数列中，前所述测试长度个地址确定为所述目标地址。