[发明专利]可配置位宽的寄存器电路及方法、解码电路和芯片

权利要求书

1.一种可配置位宽的寄存器电路，其特征在于，包括：

可配置位宽的寄存器区域；

解码单元，用于根据接收到的位宽控制信号和寄存器地址信号在所述寄存器区域中选择相应位宽的寄存器。

2.根据权利要求1所述的寄存器电路，其特征在于，所述位宽控制信号基于待执行指令中的至少一个位宽控制位生成，所述位宽控制位与所述待执行指令处理的数据的位宽相对应；

所述寄存器地址信号基于所述待执行指令中的寄存器信息生成。

3.根据权利要求1或2所述的寄存器电路，其特征在于，

所述寄存器区域包括多个窄寄存器；

所述解码单元包括多个选通控制单元，所述多个选通控制单元分别对应所述多个窄寄存器。

4.根据权利要求3所述的寄存器电路，其特征在于，每个所述选通控制单元均用于接收至少两个寄存器地址信号和至少一个位宽控制信号，并基于所述至少两个寄存器地址信号和所述至少一个位宽控制信号从所述寄存器区域中选择所述相应位宽的寄存器。

5.根据权利要求4所述的寄存器电路，其特征在于，所述寄存器地址信号为两个，所述位宽控制信号为一个；

在所述位宽控制信号为第一电平信号时，所述多个选通控制单元根据两个所述寄存器地址信号从所述多个窄寄存器中单独选通一个所述窄寄存器进行配置，以得到第一寄存器；以及，

在所述位宽控制信号为第二电平信号时，所述多个选通控制单元根据两个所述寄存器地址信号从所述多个窄寄存器中选通至少两个所述窄寄存器进行组合配置，以得到第二寄存器；

所述第一电平信号和所述第二电平信号中的一者为高电平信号，另一者为低电平信号。

6.根据权利要求3所述的寄存器电路，其特征在于，所述多个窄寄存器形成一组向量寄存器，所述向量寄存器中元素的个数为所述多个窄寄存器的个数。

7.一种解码电路，其特征在于，包括：

指令解码单元，用于接收并解码指令，基于所述指令生成位宽控制信号和寄存器地址信号；

如权利要求1至6任一项所述的寄存器电路，用于基于所述位宽控制信号和所述寄存器地址信号在所述寄存器区域中选择相应位宽的寄存器。

8.一种配置寄存器位宽的方法，其特征在于，包括：

接收寄存器地址信号以及位宽控制信号；

根据所述位宽控制信号和所述寄存器地址信号，在可配置位宽的寄存器区域中选择相应位宽的寄存器。

9.一种芯片，其特征在于，包括权利要求1至6任一项所述的寄存器电路；或，

包括权利要求7所述的解码电路。

10.一种电子设备，其特征在于，包括：

一个或多个处理器；

存储单元，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，能使得所述一个或多个处理器实现根据权利要求8所述的方法。