[发明专利]可配置位宽的寄存器电路及方法、解码电路和芯片

说明书

本发明提供一种可配置位宽的寄存器电路及方法、解码电路和芯片。寄存器电路包括：可配置位宽的寄存器区域和解码单元，所述解码单元用于根据接收到的寄存器地址信号以及位宽控制信号在所述寄存器区域中选择相应位宽的寄存器。本发明的寄存器电路，可以极度灵活的配置寄存器宽度，满足不同位宽的要求。由于寄存器可复用，从而节省了电路成本。由于窄寄存器的个数多于宽寄存器的个数，所以在程序中，能够更加灵活和高效的发挥处理器性能。也可以将多个窄寄存器组成一组，作为一个向量寄存器使用，向量寄存器中元素的个数即此组窄寄存器的个数。

技术领域

本发明属于寄存器技术领域，具体涉及一种可配置位宽的寄存器电路、一种配置寄存器位宽的方法、一种解码电路以及一种芯片。

背景技术

在集成电路中(如用于神经网络的专用集成电路(ApplicationSpecificIntegrated Circuit，ASIC))，经常会一个芯片支持多种位宽的数据操作。

在相关技术一中，针对每一种位宽的数据，会有独立的对应位宽的寄存器，例如针对8位数据位宽和16位数据位宽分别设计出对应的8位寄存器和16位寄存器等。显然，在这种方案中，不同位宽的寄存器都是独立存在，使得硬件开销大，芯片成本高。

在相关技术二中，宽位宽寄存器被直接用作窄位宽寄存器，但是，由于窄位宽的寄存器只用了宽位宽寄存器的一部分，因此，在当作窄位宽寄存器使用时，部分寄存器被浪费。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种可配置位宽的寄存器电路、一种配置寄存器位宽的方法、一种解码电路以及一种芯片。

本发明的一个方面，提供一种可配置位宽的寄存器电路，包括：

可配置位宽的寄存器区域；

解码单元，用于根据接收到的位宽控制信号和寄存器地址信号在所述寄存器区域中选择相应位宽的寄存器。

在可选地一些实施方式中，所述位宽控制信号基于待执行指令中的至少一个位宽控制位生成，所述位宽控制位与所述待执行指令处理的数据的位宽相对应；

所述寄存器地址信号基于所述待执行指令中的寄存器信息生成。

在可选地一些实施方式中，所述寄存器区域包括多个窄寄存器；

所述解码单元包括多个选通控制单元，所述多个选通控制单元分别对应所述多个窄寄存器。

在可选地一些实施方式中，每个所述选通控制单元均用于接收至少两个寄存器地址信号和至少一个位宽控制信号，并基于所述至少两个寄存器地址信号和所述至少一个位宽控制信号从所述寄存器区域中选择所述相应位宽的寄存器。

在可选地一些实施方式中，所述寄存器地址信号为两个，所述位宽控制信号为一个；

在所述位宽控制信号为第一电平信号时，所述多个选通控制单元根据两个所述寄存器地址信号从所述多个窄寄存器中单独选通一个所述窄寄存器进行配置，以得到第一寄存器；以及，

在所述位宽控制信号为第二电平信号时，所述多个选通控制单元根据两个所述寄存器地址信号从所述多个窄寄存器中选通至少两个所述窄寄存器进行组合配置，以得到第二寄存器；

所述第一电平信号和所述第二电平信号中的一者为高电平信号，另一者为低电平信号。

在可选地一些实施方式中，所述多个窄寄存器形成一组向量寄存器，所述向量寄存器中元素的个数为所述多个窄寄存器的个数。

本发明的另一方面，提供一种解码电路，包括：

指令解码单元，用于接收并解码指令，基于所述指令生成位宽控制信号和寄存器地址信号；