[发明专利]基于动态可重配技术的可扩展多端口块状存储单元

说明书

本发明公开了一种基于动态可重配技术的可扩展多端口块状存储单元，涉及可编程逻辑器件领域，该可扩展多端口块状存储单元通过特殊的物理布局和设计，其工作模式可以基于动态可重配技术在多端口模式和普通模式两者之间动态切换，当出现大量的并行操作时，可以将其切换为多端口模式，两个块状SRAM并行工作，可以满足多线程并行操作的需求；当没有特殊需求时可以工作在普通工作模式下，两个块状SRAM串行工作配置成普通的SRAM复用给基本逻辑单元；通过两个块状SRAM可以实现两种工作模式的切换，复用率高，可以达到性能和资源的平衡，适用于多种使用场景，灵活性高、通用性好、读写端口选择性高。

技术领域

本发明涉及可编程逻辑器件领域，尤其是一种基于动态可重配技术的可扩展多端口块状存储单元。

背景技术

可编程逻辑器件具有开发周期短、成本低、风险小、集成度高、灵活性大、便于电子系统维护和升级等优点，因此受到了广大终端产品用户的青睐，成为了集成电路芯片的主流，且被广泛应用在各种领域如通信、控制、视频、信息处理、电子、互联网、汽车以及航空航天等。

可编程逻辑器件主要包含控制系统、可编程逻辑单元、数字信号处理DSP、存储单元块状SRAM以及一些高速接口、时钟模块和IP核等。FPGA是一种灵活通用性的可编程逻辑器件，随着FPGA的发展，CPU、AI等单元也集成入FPGA，对于系统运算性能需求越来越明确，大量的并行操作出现在FPGA逻辑中，因此对多端口块状SRAM的需求增多。多端口块状SRAM相同地址宽度面积较普通单端或双端口要多，固化集成专用多端口块状SRAM会使得FPGA被多端口块状SRAM消耗大量面积，这种方法复用率低、低功耗成效差的特点与可编程逻辑器件的灵活性相悖，由此可见，如何兼顾性能和面积对于可编程逻辑器件来说是一个巨大的挑战。

发明内容

本发明人针对上述问题及技术需求，提出了一种基于动态可重配技术的可扩展多端口块状存储单元，包括动态重配置接口、第一块状SRAM、第二块状SRAM、读控制模块和写控制模块，两块SRAM完全相同且端口均为1R1W，动态重配置接口的输入端获取配置参数、输出端连接读控制模块、写控制模块、第一块状SRAM和第二块状SRAM，动态重配置接口根据获取到的配置参数配置读控制模块、写控制模块、第一块状SRAM和第二块状SRAM的配置位，使得可扩展多端口块状存储单元在多端口工作模式和普通工作模式之间动态切换；

当可扩展多端口块状存储单元处于多端口工作模式时，第一块状SRAM和第二块状SRAM在内部的地址控制模块的控制下并行工作，第一块状SRAM和第二块状SRAM占用相同的地址，可扩展多端口块状存储单元的有效地址宽度为第一块状SRAM的有效地址宽度；写控制模块通过两个写数据端口获取写数据并写入其中一个块状SRMA中、读控制模块从其中一个块状SRAM中获取读数据并通过一个读数据端口输出，或者，写控制模块通过一个写数据端口获取写数据并写入其中一个块状SRMA中、读控制模块从其中一个块状SRAM中获取读数据并通过两个读数据端口输出，或者，写控制模块通过两个写数据端口获取写数据并写入其中一个块状SRMA中、读控制模块从其中一个块状SRAM中获取读数据并通过两个读数据端口输出；

当可扩展多端口块状存储单元处于普通工作模式时，第一块状SRAM和第二块状SRAM在内部的地址控制模块的控制下串行工作，第一块状SRAM占用低位地址，第二块状SRAM占用高位地址，可扩展多端口块状存储单元的有效地址宽度为第一块状SRAM的有效地址宽度与第二块状SRAM的有效地址宽度之和；读控制模块和写控制模块均处于旁路状态，写数据通过块状SRAM的写端口写入、块状SRAM的数据通过读端口输出。

其进一步的技术方案为，两个块状SRAM内部的地址控制模块包括地址指示标志电路；