[发明专利]电子装置、电子封装件及其封装基板

说明书

本发明涉及一种电子装置、电子封装件及其封装基板，该电子封装件的封装基板具有一接地垫以及一电源垫，且该电源垫环绕该接地垫的至少三个方位，以增加该电源垫于该封装基板上的占用面积，避免接置于该封装基板上的电子元件发生碎裂的问题，且能有效降低电压降。

技术领域

本发明有关一种电子装置，尤指一种能改善电压降的电子装置、电子封装件及其封装基板。

背景技术

目前应用于数字货币(如比特币)的芯片封装件的制程是采用反转接点栅格阵列(Flip Chip Land Grid Array，简称FCLGA)封装制程。该FCLGA封装制程所采用的芯片需符合低电压(如0.3V至0.5V)及高耗电流(如20A至50A)特性的规格，故该FCLGA封装制程所接置的电源系统的电压降(IR drop)会影响芯片效能，如IR drop越大，芯片效能越低。

如图1及图1A所示，现有FCLGA半导体封装件1于一封装基板10的置晶面10b经由多个导电凸块110覆晶配置一半导体芯片11，再以封装层12包覆该半导体芯片11，且该封装基板10的下表面10a布设信号垫100、接地垫101及电源垫102，以接置于一电路板(图略)上，使电源系统经由该电路板将电源从该电源垫102输送至该半导体芯片11。

然而，该半导体芯片11朝向该下表面10a的垂直投影区域B对应位于该接地垫101与该电源垫102中，如图1及图1A所示，使该半导体芯片11的布设位置同时横跨该接地垫101及电源垫102，故该封装基板10于封装制程的热处理期间(thermal cycle)往往因热胀冷缩的现象而造成变形，致使其发生翘曲(warpage)，甚而产生该半导体芯片11碎裂(crack)问题。

此外，虽然业界改变接地垫101’及电源垫102’于下表面10a的占用面积，如图1B所示的封装基板10’，即增大该接地垫101’于下表面10a的占用面积，且缩小该电源垫102’于下表面10a的占用面积，使该半导体芯片11朝向该下表面10a的垂直投影区域B对应位于该接地垫101’中，而未位于该电源垫102’中，以避免该半导体芯片11因该封装基板10’翘曲而发生碎裂的问题，但缩小该电源垫102’于下表面10a的占用面积，将导致该电源垫102’提供至该半导体芯片11的电流量大幅缩减，因而大幅增加电压降(IR drop)，致使该半导体芯片11的效能不佳。

因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。

发明内容

鉴于上述现有技术的缺陷，本发明提供一种电子装置、电子封装件及其封装基板，能避免该电子元件发生碎裂的问题。

本发明实施例的第一方面提供一种封装基板，包括：基板本体，其具有相对的第一表面及第二表面；接地垫，其形成于该基板本体的第一表面上；以及电源垫，其形成于该基板本体的第一表面上并环绕该接地垫的至少三个方位。

前述的封装基板中，该电源垫呈马蹄形或U字形。

前述的封装基板中，该基板本体的第二表面定义有置晶区。例如，该置晶区朝向该第一表面的垂直投影区域对应位于该接地垫中，而未位于该电源垫中。进一步，该电源垫环绕该垂直投影区域。

前述的封装基板中，该基板本体于该第一表面及/或第二表面上形成有至少一电性接触垫。

本发明实施例的第二方面提供一种电子封装件，包括：如前述第一方面所述的封装基板；以及电子元件，其设于该封装基板的第二表面上并电性连接该接地垫与电源垫。

前述的电子封装件中，该电子元件朝向该第一表面的垂直投影区域对应位于该接地垫中，而未位于该电源垫中。例如，该电源垫环绕该垂直投影区域。

前述的电子封装件中，该电性接触垫电性连接该电子元件。